Tipos de interfaces de datos. Interfaces de datos en serie. Principales tipos de interfaces de datos.

LABORATORIO #13

Interfaces de datos estándar de sistemas informáticos.

objetivo del trabajo. Conocimiento de las principales interfaces de transmisión de datos de los sistemas informáticos.

Ejercicio:

1. Familiarízate con las interfaces principales.

2. Determinar los principales parámetros de las interfaces (interrupciones, puertos de entrada-salida, DMA, tasa de intercambio de datos).

INFORMACIÓN BÁSICA

Una interfaz es un dispositivo (o protocolo) de comunicación que permite que un dispositivo se comunique con otro. Establece la correspondencia entre la salida de un dispositivo y la entrada de otro.

Con la llegada del USB (Universal Serial Bus), los vestigios asociados a la arquitectura de bus ISA de la época del primer PC IBM se están convirtiendo gradualmente en cosa del pasado: los puertos COM y LPT, la interfaz de conexión FDD. Conjuntos de chips placas base, que no apoyan explícitamente el autobús ISA, ocupan ahora la mayor parte del mercado. Casi todos los chipsets modernos admiten la interfaz USB, incluida la nueva especificación 2.0. La arquitectura USB prevé la topología de la llamada "estrella". Es decir, el sistema debe tener un concentrador raíz (maestro), al que están conectados los concentradores periféricos y, a este último, los dispositivos USB. Los concentradores periféricos se pueden conectar entre sí, formando cascadas. Se puede conectar un total de 127 dispositivos (concentradores y dispositivos USB) a través de un concentrador raíz. Sin embargo, dado el nivel relativamente bajo rendimiento versión de bus 1.0 (hasta 12 Mbit por segundo), que, teniendo en cuenta los costos del servicio, será de aproximadamente 1 Mbyte por segundo, 4-5 dispositivos deben considerarse el número óptimo. Sin embargo, se recomienda conectar dispositivos más rápidos más cerca del concentrador raíz. El problema del bajo ancho de banda se soluciona con la introducción de la especificación de interfaz USB 2.0, cuyo rendimiento máximo alcanza los 480 Mbps. Este valor es suficiente para dispositivos USB típicos: impresoras, escáneres de oficina, cámaras digitales, joysticks y otros. Pero aún así, los discos externos, los escáneres de alta gama y las cámaras de vídeo digitales requieren una interfaz más rápida, como SCSI.

La especificación USB define dos partes de la interfaz: interna y externa. La parte interna se divide en hardware (el propio concentrador raíz y el controlador USB) y software (controladores para el controlador, bus, concentrador, clientes). La parte externa está representada por dispositivos USB (hubs y componentes). Para garantizar un funcionamiento correcto, todos los dispositivos se dividen en clases: impresoras, escáneres, unidades, etc. Las clases de dispositivos y las características de su funcionamiento se describen en detalle en la especificación USB. Si se desvía de estos requisitos, puede experimentar problemas al cargar controladores y conectar dispositivos. Por el contrario, el estricto cumplimiento de la especificación permite a los fabricantes de software de terceros crear controladores para cualquier dispositivo. La división de dispositivos en clases no se produce según su finalidad prevista, sino según una única forma de interactuar con el bus USB. Por lo tanto, el controlador de la clase de impresora no determina su resolución o color, sino el método de transmisión (unilateral o bidireccional) y el formato de los datos, el orden de inicialización cuando se conecta. Los datos USB se transfieren en varios formatos. La forma más sencilla es enviar un flujo de bytes con un token. En este caso, el token viaja en dirección al concentrador raíz de un dispositivo a otro y los datos se transfieren cuando hay ancho de banda libre. El ancho de banda garantizado lo proporciona el formato isócrono. En este caso, los dispositivos síncronos son sondeados a la velocidad requerida por el ancho de banda. Las frecuencias de reloj del receptor y del transmisor también están sincronizadas. El modo isócrono se utiliza con mayor frecuencia para conectar dispositivos de audio que requieren un ancho de banda constante. El formato de interrupción se utiliza para dispositivos que operan en tiempo real hasta que ocurre el evento deseado. Estos dispositivos son sondeados a una frecuencia fija y los datos se transmiten cuando se recibe una señal sobre un evento. El formato de gestión es específico y se utiliza para configurar y gestionar concentradores y dispositivos. El procedimiento para conectar periféricos al bus USB se realiza "en modo activo". Un dispositivo conectado a un puerto libre provoca una caída de tensión en el circuito. El controlador envía inmediatamente la solicitud a este puerto. El dispositivo conectado recibe la solicitud y envía un paquete de datos de clase, luego se le asigna un número de identificación único. A continuación, el controlador del dispositivo se carga y activa automáticamente, se configura y, por tanto, se establece la conexión final. ¡Todo, el dispositivo está listo para funcionar! De la misma forma se inicializa el dispositivo ya conectado e incluido en la red.

Designación gráfica

Puerto PS/2

Estos conectores, que llevan el nombre del IBM PS/2, se utilizan ampliamente hoy en día como interfaces estándar de teclado y mouse, pero poco a poco están siendo reemplazados por USB.

En las computadoras personales, comenzando con AT, el teclado se conecta mediante un conector a un controlador especial (UPI-Universal Peripheral Interface) en la placa base. El teclado en sí contiene un microcontrolador que está conectado mediante un enlace en serie a un chip de interfaz periférico universal. Los datos se transmiten a través del canal en paquetes de 11 bits, de los cuales 8 bits están reservados para los datos reales y el resto para señales de sincronización y control. Tenga en cuenta que la interfaz serie del teclado no es compatible con la interfaz serie RS-232C. El chip contiene su propia RAM y ROM. El controlador instalado en el teclado, al presionar la tecla, determina las coordenadas del contacto cerrado en la matriz y transmite el llamado "código de escaneo" al controlador. A su vez, el controlador convierte el código de escaneo recibido y lo envía al procesador. Para esta operación se utiliza exclusivamente la línea de solicitud de interrupción IRQ1. La interfaz PS / 2 se diferencia de AT solo en el conector y el controlador instalado en la placa del sistema. La interfaz PS/2 utiliza una señal unipolar de +5 V. La transferencia de datos se produce en modo síncrono. Dado que un ratón serie RS-232C normal es asíncrono y utiliza una señal bipolar como fuente de alimentación, no es compatible con el puerto PS/2. Intentar conectar un mouse RS-232C a través de un adaptador al puerto PS/2 puede dañar el mouse. Así, solo se puede conectar un teclado al conector PS/2 mediante un adaptador, así como aquellos ratones RS-232 que estén equipados con un adaptador especial.

Interfaz IDE (ATA)

A lo largo de la larga historia del desarrollo de la interfaz IDE (Integtated Drive Electronics - electrónica integrada en la unidad), han aparecido muchas designaciones de sus estándares. Comencemos con los ya lejanos años 80, cuando IBM lanzó una computadora con especificación AT (Advanced Technology). El disco duro de esta computadora estaba conectado al bus ISA de 16 bits y controlado por su propio controlador. El mayor fabricante de discos duros, Western Digital, se ofreció a incorporar componentes electrónicos de control en el propio disco duro. El estándar acordado para dicha interfaz se llamó ATA (AT Attachment - conexión a AT) y brindaba la posibilidad de actualizar simplemente reemplazando (o agregando) discos duros. Un poco más tarde apareció la designación de la misma interfaz IDE. Hoy en día, la abreviatura IDE a menudo significa en general todos los dispositivos compatibles con la interfaz ATA "de arriba hacia abajo": Fast ATA, EIDE, Ultra ATA y otros. La especificación ATA define que se pueden conectar dos dispositivos (maestro y esclavo) a un canal. Configure los modos de comunicación PIO (0, 1, 2, 4, 5) y DMA (SW 0, 1. 2 y MW0).

El modo PIO (Entrada-Salida programada - entrada-salida del programa) prevé la participación del procesador central en el intercambio de datos entre el disco y la RAM. En el modo DMA (Acceso directo a la memoria - acceso directo a la memoria), el dispositivo se comunica directamente con la memoria del sistema, interceptando el control del bus. Los protocolos SW (Single Word) y MW (Multi Word) determinan cómo se transmiten los datos. Los números de modo indican la duración del ciclo de intercambio y, por tanto, la velocidad de datos (por ejemplo, 1 - 240 ns, 2 - 180 ns). En forma abreviada, suele escribirse así: SW2 DMA. MW1 DMA, PIO2, etc. El direccionamiento de 16 bits del bus ISA no permitía soportar discos duros de más de 528 MB.

La interfaz ATA no podía proporcionar conexiones para ningún otro dispositivo que no fueran discos duros. Mientras tanto, aparecieron nuevos componentes: unidades de CD-ROM, magnetoópticas, streamers, cada uno de los cuales estaba equipado con su propia interfaz del fabricante y generalmente requería una tarjeta de expansión única conectada a la ranura ISA, incompatible con otros dispositivos. Además, la velocidad de los discos duros ha aumentado significativamente y los modos proporcionados por ATA ya no cumplen con los requisitos modernos. Así apareció el estándar para la interfaz ATA-2, que estableció protocolos PIO (3 y 4), MW DMA (1 y 2) más rápidos, definió un nuevo modo de intercambio de datos Transferencia en bloque (transferencia en bloques) y espacio en disco dirigido a LBA (Direccionamiento de bloque lógico - direccionamiento de bloque lógico). Además, se han ampliado los comandos de identificación de disco que proporcionan información sobre solicitudes del sistema sobre las características del dispositivo. Como ya se mencionó, la interfaz IDE/ATA, incluso en las últimas implementaciones, sigue siendo de 16 bits. El bus PCI al que están conectados los controladores IDE del chipset de la placa base es de 32 bits. Por lo tanto, el controlador crea un paquete de 32 bits a partir de dos paquetes consecutivos de 16 bits y lo envía a lo largo del bus. Está claro que incluso en el modo más rápido, un paquete de 16 bits enviado desde el disco duro ralentiza el sistema. Por eso se prefieren las unidades SCSI para dispositivos de alto rendimiento. En 1997, se adoptó el siguiente estándar ATA-3, que en realidad tenía, en comparación con ATA-2, el único nuevo elemento- el llamado S.M.A.R.T. (Tecnología de informes y análisis de autocontrol - tecnología de análisis y autopruebas). En términos de modos de intercambio de datos, ATA-3 corresponde completamente a ATA-2. Un importante paso adelante en el desarrollo de la interfaz fue la aparición del protocolo ATAPI (interfaz de paquetes ATA - interfaz de paquetes ATA). Proporcionó una conexión IDE para componentes distintos de los discos duros. Al mismo tiempo, desde el punto de vista del usuario, no hubo diferencia en el acceso a dispositivos de distintos tipos. El protocolo ATAI requiere soporte adecuado del BIOS y Últimas Versiones El BIOS puede designar cualquier dispositivo conectado mediante el protocolo ATAPI como de arranque. El protocolo fue incluido en el nuevo estándar ATA/ATAPI-4 aprobado en 1998.

Los protocolos de intercambio de datos también se han complementado con nuevos estándares: Ultra DMA modo 2 y modo de corrección de errores mediante suma de comprobación (CRC - Cyclic Redundancy Check). Además, han aparecido modos multitarea, es decir, modos de ejecución paralela de comandos y creación de colas por dos dispositivos en el mismo canal IDE (aunque con importantes limitaciones). Los discos duros ATA/ATAPI-4 se produjeron con la designación Ultra ATA-33. El sistema suficientemente armonioso y completo de interfaces ATA, descrito anteriormente, no dejó de confundir a los fabricantes de discos duros y otros medios de almacenamiento que competían entre sí. Para distinguir sus productos en el mercado, crearon sus propios nombres de interfaz. Seagate fue el primero en tomar este camino y se le ocurrió el nombre Fast ATA. De hecho, su producto se diferencia del ATA-2 simplemente por la ausencia de los modos de intercambio más rápidos (PIO4 y MW2 DMA). Quantum "inventó" el nombre Fast ATA-2 para su interfaz, que es esencialmente la misma que el estándar ATA-2. La situación fue la más confusa para Western Digital, a quien se le ocurrió la designación EIDE (IDE mejorado - IDE mejorado). Este término todavía se utiliza ampliamente en la industria informática. Si intentas determinar las diferencias entre EIDE y ATA-2, resultarán cosas sorprendentes. Resulta que EIDE incluye por completo todas las especificaciones ATA-2 y el protocolo ATAPI. Por tanto, la expresión "disco duro con interfaz EIDE" tiene un significado equivalente a la frase "disco duro con interfaz ATA-2". Entonces, ¿en qué se diferencia EIDE? El hecho es que WD ideó un adaptador de host dual IDE / ATA que le permite usar hasta cuatro dispositivos. Sin embargo, dicho adaptador no tiene nada que ver con el estándar de interfaz IDE en sí y es un dispositivo externo para cualquier componente IDE / ATA que proporcione un funcionamiento normal de acuerdo con los estándares.

En 1999, se adoptó el estándar ATA/ATAPI-5 y la mayoría de los fabricantes lo respaldaron con productos reales. El protocolo Ultra ATA-66 del nuevo estándar estipulaba un modo de transferencia de datos a velocidades de hasta 66 MB/s (especificación Ultra DMA modo 4). Para conectar tales unidades, se necesitaban nuevos cables (con conductores de señal alternos y líneas en cortocircuito a tierra), con 80 conductores, compatibles, afortunadamente, con los conectores IDE de 40 pines existentes. La investigación de múltiples proveedores ha ampliado aún más el ancho de banda de los dispositivos IDE utilizando el nuevo cable de 80 hilos. Así surgió la especificación ATA/ATAPI-6, que define los requisitos para discos duros y una interfaz con un ancho de banda máximo de hasta 100 MB/s (modo Ultra DMA 5). En particular, se proporciona un aumento en LBA de 32 a 64 bits. Soporte para modos especiales de transmisión de video en streaming, medidas para reducir el ruido del disco. Los discos duros con interfaz ATA/ATAPI-6 ahora están bastante representados y los vendedores suelen denominarlos ATA-100. Las posibilidades de seguir mejorando la interfaz IDE paralela, a pesar de la aparición de los discos duros UltraATA-133, están prácticamente agotadas y, por lo tanto, la interfaz serial Serial ATA se considera una dirección prometedora.

La especificación oficial para Serial ATA apareció en 2002 y un año antes se introdujeron los primeros discos duros con una nueva interfaz. Los conjuntos de chips en placas base con soporte Serial ATA vieron la luz por primera vez en el otoño de 2002. Las placas base heredadas requieren un controlador independiente instalado en la ranura PCI, lo que significa que el rendimiento es limitado.

La principal diferencia de la nueva interfaz es una forma fundamentalmente diferente, secuencial, de intercambio de datos. Los datos se transmiten a través de un cable de ocho núcleos, el nivel de señal es de 3,3 V. Hasta la fecha, la implementación de la interfaz permite alcanzar un ancho de banda máximo de 1,5 Gb / s (aproximadamente 187 Mb / s), pero los desarrolladores prometen duplicarlo. figura en un futuro próximo. Así, finalmente, el ancho de banda de la interfaz externa corresponderá a la velocidad de transferencia de datos interna (entre el propio disco y el búfer) de los discos duros. En el verano de 2000, Seagate fue el primero en introducir un disco duro con interfaz Serial ATA.

interfaz PCI

PCI (Interconexión de componentes periféricos): conexión de componentes externos. El desarrollo de la interfaz PCI tuvo lugar en la primavera de 1991 en las entrañas de Intel Corporation. Los prometedores procesadores 80486 y Pentium requerían una nueva organización de la interacción con los componentes periféricos. Los ingenieros de Intel decidieron empezar desde cero y como resultado desarrollaron un bus que no está conectado directamente al bus del sistema. De esta forma fue posible garantizar la independencia de la interfaz de un tipo específico de procesador y su funcionamiento en paralelo con varios dispositivos PCI. La nueva interfaz resultó ser incompatible con cualquiera de las anteriores (ISA, VESA) y requirió el desarrollo de un chipset del sistema. Para brindar soporte de terceros, Intel abrió la arquitectura y las especificaciones PCI, por lo que pronto se formó un grupo de organizaciones interesadas y aprobaron la especificación de la versión 2.1. La especificación refinada y mejorada fue designada 2.2. La interfaz PCI proporciona un reloj de bus de 33 MHz (variante PCI 2.2 hasta 66 MHz, PCI-X hasta 133 MHz), que proporciona un rendimiento máximo de hasta 132 MB/s (hasta 1064 MB/s para datos de 64 bits en 133MHz).MHz).

La interfaz proporciona soporte para el modo Bus Mastering y la configuración automática de componentes durante la instalación (Plug-and-Play). Todas las ranuras PCI de la placa base están agrupadas en segmentos; el número de ranuras en un segmento está limitado a cuatro. Si hay varios segmentos, se conectan mediante los llamados puentes. Actualmente, PCI es la interfaz más común. Con su ayuda, se conectan dispositivos de expansión a la placa base: tarjetas de sonido, controladores SCSI, módems, tarjetas de captura de video, tarjetas de red y otros componentes.

La continua popularidad de PCI se debe a una serie de ventajas que ofrece la interfaz sobre sus predecesoras.

· En primer lugar, se admite el intercambio de datos síncrono de formato de 32 o 64 bits. En este caso se utiliza el método de multiplexación (transferencia de direcciones y datos alternativamente a lo largo de una línea), lo que permitió reducir el número de contactos en los conectores.

· En segundo lugar, se prevé la instalación de componentes con niveles de señal de 5V o 3,3V. Las "llaves" (puentes de plástico) en los conectores excluyen la instalación de placas en una ranura "extraña". Es posible fabricar placas de expansión universales que admitan ambos niveles de señales (que es lo que hacen ahora la mayoría de los fabricantes).

La combinación de frecuencias de bus de 33 MHz o 66 MHz con ancho de datos proporciona un rango suficientemente amplio para seleccionar el ancho de banda del bus. Tenga en cuenta que a 66 MHz, sólo 3,3 V son aceptables (y los dispositivos de 33 MHz pueden fallar en frecuencias más altas).

La especificación PCI requiere que los componentes admitan Multiple Bus Mastering (administración de bus multilateral). En este modo, los dispositivos toman el control del bus y asignan sus recursos por sí solos. Un temporizador especial, disponible en el dispositivo, determina el tiempo máximo durante el cual es posible el acceso exclusivo.

Un canal de controlador PCI admite hasta cuatro ranuras de expansión. Para duplicar su número, se utiliza un puente entre un par de controladores. El método de transferencia de datos del bus se llama Linear Burst. Es decir, cuando los datos de escritura y lectura van en un solo paquete, ya que la dirección de cada byte siguiente aumenta automáticamente en uno. Esto elimina la necesidad de transmitir un bloque de direcciones. Para acelerar la transferencia, se utiliza el almacenamiento en caché: se admiten métodos de grabación retardada de "escritura" y de "escritura directa" de un extremo a otro.

Una característica importante de la interfaz PCI es la compatibilidad con Plug-and-Play (PnP). La especificación 2.2 define tres tipos de recursos: rango de memoria, rango de E/S y el llamado "espacio de configuración". El último recurso contiene tres regiones: encabezado (no depende de un tipo de dispositivo específico), bloque de dispositivo, bloque de usuario. El encabezado contiene información sobre el fabricante, la clase de dispositivo y otra información de servicio.

En general, la interfaz PCI hizo frente a las tareas que se le asignaron dentro de sus limitaciones inherentes. Intel transfirió hábilmente las mismas tareas que no pudo resolver (por ejemplo, transferir grandes cantidades de datos gráficos a alta velocidad) a otras interfaces (por ejemplo, AGP).

Hasta hace poco, el bus PCI se utilizaba no solo para tarjetas de expansión, sino que también conectaba los puentes del chipset del sistema. Sin embargo, importantes restricciones en el ancho de banda máximo comenzaron a frenar el crecimiento del rendimiento del sistema informático. En particular, la llegada de los discos duros con especificación ATA-100, las tarjetas de red Gigabyte Ethernet y los adaptadores SCSI con especificación Ultra 160 requirieron un aumento varias veces en el ancho de banda del bus PCI. Los intentos de mejorar el bus dieron como resultado la adopción de la especificación PCI-X.

Las ranuras de interfaz de especificación PCI-X de 64 bits (que admiten velocidades de reloj de hasta 133 MHz y transferencia de datos a través de protocolos DDR y QDR) todavía se encuentran solo en servidores y estaciones de trabajo de alto rendimiento, ya que un aumento en el ancho del bus y sus frecuencias operativas ha llevado a un aumento significativo en el coste de la placa base. Al mismo tiempo, el principio mismo de un bus paralelo compartido ya ha quedado obsoleto.

Por lo tanto, la vida útil del bus PCI en la plataforma PC está expirando gradualmente. No hay nada inusual en esto: sucedió una historia similar con el bus ISA, que ya no se encuentra en las placas base modernas. Obviamente, la transición al nuevo autobús local será gradual y relativamente sencilla para el usuario medio. Actualmente, los principales contendientes son la interfaz PCI Express (3GIO) desarrollada por Intel Corporation y el bus HyperTransport ofrecido por AMD. Además, HyperTransport ya es compatible con muchos conjuntos de chips.

Interfaz de hipertransporte

El bus de E/S de alta velocidad HyperTransport (HT) está diseñado para su uso en sistemas informáticos, principalmente como bus local interno. En comparación con el bus PCI, la interfaz HyperTransport reduce la cantidad de conductores en la placa base, elimina los retrasos asociados con la monopolización del bus por parte de dispositivos de bajo rendimiento, reduce el consumo de energía y, en general, aumenta el rendimiento en un factor de muchos.

Físicamente, la tecnología HyperTransport se basa en una versión mejorada de la Señalización Diferencial de Bajo Voltaje (LVDS). Todas las líneas (datos, control, reloj) utilizan buses diferenciales de 100 ohmios. El nivel de señal es de 1,2 V (a diferencia de los 2,5 V establecidos por la especificación IEEE LVDS). Debido a esto, la longitud del bus puede alcanzar las 24 pulgadas (aproximadamente 61 cm) con un ancho de banda de hasta 800 Mbps en una sola línea. Cabe señalar que la especificación HyperTransport prevé la separación de flujos de datos "ascendentes" (Upstream) y "descendentes" (Downstream) (asincronía). Este enfoque permite un aumento significativo en las velocidades de reloj en comparación con las arquitecturas existentes, ya que cada señal LVDS opera dentro de su línea física. Además, un paquete que combina direcciones, comandos y datos es siempre múltiplo de 32 bits. Por lo tanto, se garantiza su transmisión sin errores a través de canales escalables con un ancho de 2 a 32 bits. Esto permite utilizar una única tecnología HyperTransport para conectar consumidores de recursos del bus de diferente rendimiento: procesador, RAM, controlador de vídeo, dispositivos de E/S de baja velocidad, utilizando el número mínimo de líneas requerido en cada caso. En general, el rendimiento máximo de la conexión Hyper Transport alcanza los 12,8 GB/s (6,4 GB/s para enlace descendente y ascendente de 32 bits de ancho a 800 MHz y transmisión de datos en subida y bajada de señal). A modo de comparación, indicamos que el ancho de banda máximo del bus del sistema (200 MHz) Procesador AMD Athlon es de 2,128 GB/s. Una característica importante de la tecnología HyperTransport es la compatibilidad con dispositivos PCI a nivel de protocolo. Es decir, los fabricantes de equipos ni siquiera tienen que escribir nuevos controladores.

interfaz SCSI

La interfaz SCSI (léase - "dígame") a menudo se compara exclusivamente con la interfaz IDE. De hecho, esta comparación no es del todo correcta: SCSI, a diferencia de IDE, le permite conectar no solo medios de almacenamiento. SCSI es una interfaz universal y hasta la llegada de IEEE1394 prácticamente no existía ninguna alternativa para trabajar con dispositivos de alta velocidad. Hoy en día, la velocidad máxima (teórica) de transferencia de datos en el bus IDE es de 133 MB/s (protocolo Ultra ATA-133), para la nueva interfaz Serial ATA, hasta 150 MB/s. La especificación Ultra320 SCSI proporciona una tasa de cambio de hasta 320 MB/s. Los beneficios reales de SCSI son especialmente notables en sistemas operativos multitarea y en el procesamiento de flujos continuos de datos (por ejemplo, vídeo). Muchos fabricantes conocidos (en particular, Iwill) lanzan placas base con controladores SCSI integrados, que requieren su propio BIOS SCSI para la inicialización. En las placas base con controlador integrado, suele estar presente en el BIOS del sistema como complemento. Las placas de expansión tienen su propio chip BIOS. También es posible (en los sistemas más baratos) que no haya BIOS y que la interfaz sea compatible exclusivamente con los controladores del sistema operativo.

Las funciones estándar del BIOS SCSI son muy similares a las del BIOS del sistema:

establecer la configuración del adaptador;

comprobar la superficie de los discos duros;

Formateo de bajo nivel

configurar los parámetros de inicialización del dispositivo;

configurar el número del dispositivo de arranque;

Elección del dispositivo de arranque, etc.

Para memorizar y almacenar la configuración de dispositivos SCSI, se utiliza un chip de memoria flash (un análogo funcional del CMOS de la placa base). En un sistema SCSI, la comunicación entre dispositivos se realiza de remitente a destino. El remitente inicia una solicitud y, después de esperar una respuesta del destinatario, comienza el intercambio de datos. Cada dispositivo de la cadena tiene un número de identificación (ID) único que va del 0 al 7 (en las últimas especificaciones, del 0 al 31), que se establece mediante un interruptor o puente especial o se asigna automáticamente (en dispositivos modernos). Además, el número 7 está asignado de forma predeterminada al adaptador de host SCSI. A su vez, los dispositivos incluidos en el componente que tiene una ID reciben un número de unidad lógica: Número de unidad lógica (LUN). Por ejemplo, si conecta una serie de varios discos duros, obtendrá su propia ID y cada disco duro obtendrá su propio LUN. De esta forma, podrás encadenar hasta 256 dispositivos. Aunque en problemas reales es poco probable que se requieran tales construcciones. Los datos en el bus SCSI se transmiten en modo síncrono o asíncrono. En modo asíncrono, el destinatario acusa recibo de cada byte, en modo síncrono, sólo el paquete de datos. A partir de la especificación SCSI-2, han aparecido escenarios en los que todo el conjunto de procedimientos de intercambio se forma en un paquete y se transmite como un todo. También es posible que el dispositivo ejecute comandos de forma independiente. Por ejemplo, al transmisor se le da un comando para rebobinar y luego se desconecta del bus antes de que finalice el proceso. Actualmente, existen varias especificaciones SCSI que difieren en el ancho del bus, la frecuencia del reloj y el tipo físico de interfaz de conexión. La primera variante (SCSI-1) tenía un bus de 8 bits, a través del cual se transmitían datos a una velocidad de 5 MB/s. Este último, Ultra320 SCSI, permite transferir datos a una velocidad de 320 MB/s.

Desafortunadamente, la diferencia en los estándares para el nivel y formato de las señales, las características eléctricas de los dispositivos SCSI en diferentes especificaciones de interfaz hacen que sea muy difícil conectar componentes de diferentes generaciones. Aunque en principio este problema se puede solucionar en la gran mayoría de los casos.

interfaz AGP

Intel, al descubrir que un aumento adicional en el rendimiento de una computadora personal "se basa" en el subsistema de video, hace mucho tiempo propuso asignar un bus de interfaz separado para transmitir un flujo de datos de video: AGP (Accelerated Graphics Port, un puerto de gráficos acelerados). ). En apenas un año, este estándar reemplazó las interfaces previamente existentes utilizadas por las tarjetas de video: ISA, VLB y PCI. La principal ventaja del nuevo autobús fue su alto rendimiento. Si el bus ISA permitía transferencias de hasta 5,5 MB / s, VLB - hasta 130 MB / s (sin embargo, sobrecargó el procesador central) y PCI hasta 133 MB / s, entonces el bus AGP teóricamente tiene un ancho de banda máximo de hasta 2132 MB/s.s (en modo de transmisión de palabras de 32 bits).

Intel desarrolló la interfaz AGP para resolver dos problemas principales asociados con el procesamiento de gráficos 3D en una computadora personal.

· En primer lugar, los gráficos 3D requieren tanta memoria como sea posible para almacenar datos de textura y Z-buffer. Cuantos más mapas de textura estén disponibles para aplicaciones 3D, mejor se verá la imagen en la pantalla del monitor. Normalmente, se utiliza la misma memoria para el búfer Z que para las texturas. Los desarrolladores de controladores de vídeo solían poder utilizar RAM normal para almacenar información sobre texturas y el búfer Z, pero el ancho de banda del bus PCI era una limitación importante. El ancho de banda PCI era demasiado pequeño para el procesamiento de gráficos en tiempo real. Intel resolvió este problema introduciendo el estándar de bus AGP.

· En segundo lugar, la interfaz AGP proporciona una conexión directa entre el subsistema de gráficos y la RAM. De este modo, se cumplen los requisitos de la salida de gráficos 3D en tiempo real y, además, la memoria buffer de fotogramas se utiliza de forma más eficiente, aumentando así la velocidad de procesamiento de los gráficos 2D. En efecto, el bus AGP conecta el subsistema de gráficos al controlador de memoria del sistema, compartiendo el acceso con la CPU de la computadora. A través de AGP, es posible conectar un único tipo de dispositivo: tarjetas gráficas. Al mismo tiempo, los controladores de vídeo integrados en la placa base y que utilizan la interfaz AGP no se pueden actualizar. Para un controlador AGP, la dirección física específica donde se almacena la información memoria de acceso aleatorio, no importa. Esta es una decisión clave de la nueva tecnología, que proporciona acceso a los datos gráficos como un único bloque de memoria.

La especificación AGP en realidad se basa en el estándar PCI versión 2.1, pero se diferencia de él en las siguientes características principales que afectan radicalmente el rendimiento:

El bus es capaz de transmitir dos (AGP2x), cuatro (AGP4x) u ocho (AGP8x) bloques de datos en un ciclo;

Se ha eliminado la multiplexación de líneas de direcciones y datos (en PCI, para reducir el coste de las placas base, las direcciones y los datos se transmiten a través de las mismas líneas);
La canalización de operaciones de lectura/escritura, según los desarrolladores, elimina el impacto de los retrasos en los módulos de memoria en la velocidad de estas operaciones.

El bus AGP admite todas las operaciones del bus PCI estándar, por lo que el flujo de datos a través de él puede considerarse como una combinación de operaciones de lectura/escritura AGP y PCI entrelazadas. Las operaciones de autobuses de AGP están divididas. Esto significa que la solicitud de una operación está separada de la transferencia de datos real. Este enfoque permite que el dispositivo AGP genere una cola de solicitudes sin esperar a que se complete la operación actual. La versión AGP 2.0, debido al uso de especificaciones eléctricas de bajo voltaje, prevé la implementación de cuatro transacciones (transferencias de bloques de datos) por ciclo (modo AGP4x). La versión AGP 3.0 prevé la transferencia de ocho bloques de datos por ciclo (modo AGP 8x). Actualmente, aunque muchas tarjetas de video aún no han agotado las posibilidades de AGP4x, Intel está promoviendo una nueva especificación: AGP Pro. La principal diferencia de esta interfaz es la capacidad de gestionar una potente fuente de alimentación.

A finales de 2002, aparecieron en grandes cantidades conjuntos de chips que soportaban la interfaz AGP versión 3.0 (a veces denominada AGP 8x). Se logró duplicar el rendimiento aumentando la frecuencia del reloj del bus a 66 MHz y utilizando un nuevo nivel de señal de 0,8 V (AGP 2.0 utilizó un nivel de 1,5 V). Por lo tanto, manteniendo los parámetros básicos de la interfaz, fue posible aumentar el rendimiento del bus a aproximadamente 2132 MB/s.

En relación con la penetración cada vez mayor de los gráficos tridimensionales en diversos productos de software, en el futuro previsible surge la cuestión de aumentar el ancho de banda del bus de la tarjeta de video. Los solicitantes para reemplazar AGP son las nuevas interfaces de bus local universal: HyperTransport y PCI Express.

Bluetooth

Un único sistema Bluetooth consta de un módulo que proporciona comunicación por radio y un host adjunto, que puede ser una computadora o cualquier dispositivo periférico. Los módulos Bluetooth generalmente están integrados en el dispositivo y se conectan a través de un puerto disponible o una tarjeta de PC. Dado que todos los módulos son física y funcionalmente equivalentes desde el punto de vista de la red, la naturaleza del host se puede abstraer. El módulo consta de un administrador de enlace, un controlador de enlace y un transceptor con antena. Los módulos pueden conectarse según el esquema "punto a punto" y proporcionar conexiones multipunto. Dos módulos conectados por radio forman una piconet. Además, uno de los módulos desempeña el papel de maestro (maestro), el segundo, esclavo (esclavo). Una piconet no puede tener más de ocho módulos: la dirección del miembro activo de la piconet utilizada para la identificación es de tres bits. Siete módulos esclavos pueden tener una dirección única (el maestro no tiene dirección) y la dirección cero está reservada para mensajes de difusión. Para combinar más de ocho dispositivos, se introduce en la especificación el concepto de scatternet (scatternet, red dispersa). La scatternet está formada por varias piconets independientes. Cualquier módulo de red, incluido el maestro, puede establecer comunicación con un módulo conectado a otra piconet.

El alcance óptimo del módulo es de hasta 10 m. Rango de frecuencia de funcionamiento 2.402-2.483 GHz. El canal de comunicación Bluetooth tiene un ancho de banda máximo de 721 Kbps. Para reducir las pérdidas y garantizar la compatibilidad de las piconets, la frecuencia en Bluetooth está saltada (1600 saltos/s). El canal se divide en intervalos de tiempo (intervalos) con una longitud de 625 ms (tiempo entre saltos), en cada uno de ellos el dispositivo puede transmitir un paquete de información. Para la transmisión full duplex, se utiliza TDD (Time-Division Duplex). En valores pares del temporizador, el dispositivo maestro comienza a transmitir, en valores impares, el esclavo.

Además de la carga útil, el paquete contiene un código de acceso y un encabezado. Hay tres tipos de paquetes: sólo de voz (normalmente 64 KB/s), sólo de datos y combinados. Se proporcionan dos tipos de conexiones para la transmisión de diferentes paquetes: ACL asíncrona (sin conexión asíncrona) y SCO síncrona (orientada a conexión síncrona). diferentes parejas maestro-esclavo dentro de una piconet puede utilizar diferentes tipos de comunicación. Además, el tipo de comunicación se puede cambiar según sea necesario sin restricciones durante la sesión de comunicación.

PROCEDIMIENTO DE OPERACIÓN

Haga clic derecho en el icono Mi PC y luego seleccione Propiedades en el menú desplegable. Ante nosotros aparece Propiedades del sistema, donde seleccionamos la pestaña Hardware. En la pestaña que aparece, haga clic en el botón Administrador de dispositivos. Aparece una ventana frente a nosotros, que contiene una lista de todos los equipos instalados en esta computadora, puede cambiar inmediatamente las propiedades de cualquier dispositivo. En la fig. se muestra un ejemplo de administrador de dispositivos. 1.

1. Controladores IDE ATA/ATAPI Son dispositivos que controlan otros dispositivos, como un disco duro o un CD-ROM, y también admiten el intercambio de datos entre estos dispositivos y una computadora.

La configuración del controlador prevé la asignación de los recursos del sistema necesarios para ello.

Casi todos los desarrolladores se han enfrentado en un grado u otro a la tarea de desarrollar dispositivos de intercambio de datos. En el caso de elegir un protocolo para un nuevo producto, siempre existe la cuestión de un equilibrio entre la complejidad del hardware de la interfaz (“municiones”) y el protocolo de transferencia de datos (“constitución”). Además, mirando de cerca la novedosa interfaz, no debemos olvidar que muy a menudo en nuestras modestas tareas las capacidades del viejo RS232 o RS485 son suficientes, cuya implementación también es extremadamente barata y se ha trabajado muchas veces.

Los últimos años, además de otras delicias, le han traído al desarrollador un montón de nuevas interfaces que le permiten transferir grandes cantidades de información a una distancia considerable sin interferencias. Los FPGA modernos de los principales fabricantes tienen implementaciones de hardware integradas de interfaces como GTL, LVDS. Sin embargo, casi toda la base de elementos modernos de los dispositivos de procesamiento de señales está diseñada para funcionar con una tensión de alimentación no superior a 3,3 V, lo que requiere el desarrollo de métodos para emparejar estas interfaces con las tradicionales. Al mismo tiempo, prácticamente no existe literatura sobre este tema en ruso. Muchas empresas han publicado guías sobre el uso de IP para la implementación de hardware de interfaz, pero, lamentablemente, no siempre están disponibles para el lector ruso.

Arroz. 1. Campos de aplicación de las interfaces de datos

En la fig. La figura 1 muestra los ámbitos de aplicación de distintas interfaces de transmisión de datos en las coordenadas distancia - velocidad de transmisión.

Como es fácil ver, si es necesario transmitir información a una distancia de más de unas pocas decenas de centímetros, los niveles lógicos estándar resultan insatisfactorios. Los protocolos especializados acuden al rescate. ¿Cuál elegir para el sistema desarrollado? ¿Qué elemento base permitirá implementarlo en hardware? ¿Cuáles son las características del uso de esta interfaz? Estas preguntas serán respondidas en esta lección.

Al elegir un protocolo de transferencia de datos, se debe prestar atención a varios parámetros básicos. Estos son la velocidad de transferencia de datos, la distancia entre la fuente de datos y el receptor, los niveles de señal predeterminados, la compatibilidad, el tipo de interfaz (paralela o en serie). En mesa. 1 muestra una breve descripción de las principales interfaces y datos de los principales fabricantes de IC que las soportan. Por supuesto, la última columna refleja solo una pequeña fracción de las soluciones existentes; en los casos en que hay demasiados fabricantes, la tabla indica modestamente la familia de circuitos integrados.

Tabla 1. Interfaces de datos

Según el método de organización de la transferencia de datos, se distinguen las interfaces de un solo cable (de un solo extremo) y diferenciales (diferenciales). En la fig. La Figura 2 muestra un diagrama generalizado de una interfaz de un solo cable. En la transmisión de datos de un solo cable, se utiliza una línea de señal y su nivel lógico se determina con respecto a tierra. Para interfaces simples y lentas, es aceptable un terreno común. En interfaces más avanzadas, cada cable de señal tiene su propia tierra y ambos cables generalmente se combinan en un par trenzado. La ventaja de los sistemas unifilares es la simplicidad y el bajo costo de implementación. Debido a que cada línea de datos requiere solo un cable de señal, son convenientes para transmitir datos en paralelo en distancias cortas. Un ejemplo es la conocida interfaz de impresora paralela. Otro ejemplo es la interfaz serie RS-232. Como puede ver, las interfaces de un solo cable se utilizan a menudo en los casos en que el factor decisivo es el coste de implementación.

Arroz. 2. Interfaz de un solo cable

La principal desventaja de los sistemas unifilares es su baja inmunidad al ruido. Debido a las captaciones en el cable común, es posible que se produzcan cambios en los niveles de señal, lo que provocará errores. Al transmitir a distancias del orden de varios metros, la inductancia y capacitancia de los cables comienzan a afectar.

Estas deficiencias pueden superarse en sistemas diferenciales. En la fig. 3 muestra un diagrama esquemático de la implementación de la transmisión de datos diferencial.

Arroz. 3. Interfaz diferencial

Se utiliza un par de cables para la transmisión de datos diferencial equilibrada. En el extremo receptor de la línea, se calcula la diferencia entre las señales. Tenga en cuenta que este método de transmisión de datos es adecuado no solo para líneas digitales sino también analógicas. Está claro que con la transmisión diferencial es posible suprimir en gran medida la interferencia en modo común. Esto implica la principal ventaja de los protocolos diferenciales: una alta inmunidad al ruido. No en vano, uno de los protocolos más comunes en las computadoras industriales: RS-485, está construido según un esquema diferencial.

La desventaja de los circuitos diferenciales es su costo relativamente alto, así como la dificultad de realizar cascadas de transmisores y receptores emparejados.

Considere los parámetros físicos de las interfaces. La siguiente designación de niveles está aceptada en la literatura.

• VIH - voltaje de entrada de alto nivel (unidad lógica);
• VIL - voltaje de entrada de bajo nivel (cero lógico);
• VOH - voltaje de salida de alto nivel (lógico);
• VOL - voltaje de salida de bajo nivel (cero lógico).

En la fig. 4 muestra niveles lógicos para interfaces de un solo cable, y la fig. 5 - para diferencial.

Arroz. 4. Niveles de señal en interfaces monofilares

Interfaz TIA/EIA- 644 (LVDS - Señalización diferencial de bajo voltaje), utilizado en sistemas de transmisión de datos de alta velocidad. La interfaz LVDS utiliza transmisión de datos diferencial con niveles de señal bastante bajos. La diferencia de señal es de 300 mV, las líneas están cargadas con una resistencia de 100 ohmios. La corriente de salida del transmisor es de 2,47 a 4,54 mA. La interfaz TIA/EIA - 644 tiene el mejor rendimiento consumo respecto al TIA/EIA - 422 y puede servir como sustituto en nuevos desarrollos. Máxima velocidad la transferencia de datos es de 655 Mbps. La ventaja de esta interfaz es la sucesión de circuitos integrados de transceptor en términos de cableado con controladores de interfaces RS-422 y RS-485 conocidas y utilizadas. Este enfoque permite el uso de nuevas interfaces en placas ya desarrolladas, lo que facilita la transición a una nueva base de elementos.

Interfaz LVDS admite muchos FPGA modernos, como APEX de ALTERA, Virtex de Xilinx y muchos otros. Los representantes típicos de los controladores para esta interfaz son los circuitos integrados SN65LVDS31/32, SN65LVDS179 de Texas Instruments.

Según las propiedades eléctricas, la interfaz LVDS está adyacente a la interfaz LVDM. Este protocolo es compatible con los circuitos integrados SN65LVDM176, SN65LVDM050.

Arroz. 5. Niveles de señal en interfaces de dos hilos

Al diseñar interfaces de un solo cable, uno de los problemas centrales es la interfaz de varios dispositivos con un backplane o crossboard (sistemas de backplane), especialmente si se requieren nodos "hot-swap". Como regla general, en el backplane se adoptan niveles de señal uniformes y la tarea de los desarrolladores de placas periféricas es elegir el medio de interfaz adecuado. Cabe señalar que a lo largo de una larga historia, los niveles TTL se han convertido en el estándar de facto para placas posteriores e interfaces internas (o internas). Por lo tanto, con el desarrollo de los sistemas existentes y el uso de una nueva base de elementos, se hace necesario interconectar nuevas placas con un bus común. Para estos fines existe toda una gama de soluciones.

Como sabe, las familias de circuitos integrados TTL y CMOS clásicos proporcionan una corriente de carga de hasta 24 mA con una impedancia de línea mínima de 50 ohmios. Con la llegada de la tecnología BiCMOS, fue posible lograr una corriente de salida de -32/64 mA y controlar una línea con una impedancia de 25 ohmios. Para estos fines, se adapta la familia de IC SN74ABT25xxx. Estos microcircuitos también se pueden utilizar en sistemas de los llamados módulos "hot-swap", los módulos extraíbles se pueden conectar o desconectar durante el funcionamiento del dispositivo.

Al diseñar módulos enchufables, se deben cumplir varios requisitos que, en primer lugar, evitarán que el módulo se rompa cuando se conecte a un sistema en ejecución y, en segundo lugar, no provocarán fallas en el sistema. Considerémoslos.

La interfaz entre los módulos enchufables y principales consta de buses de alimentación, tierra y señal. El modelo del microcircuito conectado al sistema se muestra en la fig. 6.

Arroz. 6. Diodos en la entrada y salida del IC.

La protección de las entradas y salidas de los microcircuitos se realiza mediante interruptores de diodos.

Los diodos D3 y D4 se utilizan para proteger las salidas. El diodo D3 se utiliza en chips CMOS para protección ESD. El diodo D4 protege contra un voltaje de salida inferior al cero lógico.

Al diseñar módulos enchufables, es mejor usar chips BiCMOS, porque se comparan favorablemente con otros porque tienen un circuito (Fig. 7) que mantiene la salida del chip en un estado de alta impedancia en el momento de encender el chip. . Este circuito monitorea la tensión de alimentación y consta de dos diodos D1 y D2 y un transistor Q1, cuya base está energizada. Cuando el voltaje de suministro es menor que el establecido (por ejemplo, para la serie ABT / BCT VCOFF ~ 2,5 V, para LVT VCOFF ~ 1,8 V), la salida de este circuito pasa a un estado lógico uno. Al mismo tiempo, apaga la señal en la salida del microcircuito, independientemente de la entrada. Esta propiedad de los chips BiCMOS garantiza que el comportamiento del circuito sea predecible incluso con tensiones de alimentación muy bajas.

Arroz. 7. Un circuito que apaga la salida con un voltaje de suministro bajo en microcircuitos BiCMOS.

Cuando un módulo se conecta en caliente, el comportamiento del sistema será predecible si se cumplen al menos dos condiciones:

• el conector tiene una o más clavijas de tierra empujadas hacia adelante con respecto a las otras clavijas;
• La interfaz consta únicamente de circuitos integrados bipolares o BiCMOS con salidas de tres estados o de colector abierto.

El problema de las colisiones de autobuses es especialmente grave cuando se encuentran señales de salida. niveles diferentes- bajo y alto. En la fig. 8 muestra este proceso. La corriente que surge como resultado del conflicto alcanza los 120 mA, y en esta lucha sobrevive el microcircuito que tiene un nivel de salida bajo. Un CI de alto rendimiento funciona en modo de cortocircuito y se quema.

Arroz. 8. Corriente de cortocircuito durante conflictos de bus

Para evitar este conflicto, se necesitan circuitos adicionales para mantener las salidas en un estado de alta impedancia durante el encendido.

El elemento principal de este circuito puede ser el TLC7705 IC. Dichos microcircuitos se utilizan para generar una señal de RESET cuando se enciende el dispositivo. En nuestro caso, las salidas de este microcircuito están conectadas a las entradas de habilitación de los controladores del bus. Durante la inicialización o encendido del módulo, la señal RESET cambia las salidas de los microcircuitos al tercer estado. Al crear dichos circuitos, es conveniente utilizar microcircuitos que tengan dos entradas ENABLE (por ejemplo, SN74ABT541). Esta solución se muestra en la Fig. 9.

Arroz. 9. Seguimiento de conflictos de autobuses

Hay modeladores de bus que ya contienen todos los componentes necesarios para proteger contra conflictos de bus: interruptores y resistencias. Estos chips están disponibles en dos series: ETL (Enhanced Transceiver Logic, serie SN74ABTE) y BTL (Backplane Transceiver Logic, serie SN74FB).

Los CI de la serie ETL tienen un pin adicional para conectar el voltaje de carga de la capacitancia de salida del CI, comúnmente conocido como VCCBIAS. Alimenta el circuito que carga el condensador cuando se enciende el módulo.

En la fig. 10 muestra un diagrama de interfaz que utiliza un chip ETL. En el momento de encender el módulo, después de conectar los contactos VCC1 y GND, aparece el voltaje VCCBIAS en el chip U3. Al mismo tiempo, se encienden los microcircuitos U2 y U1 y, con la señal OE, se desconectan las salidas del conductor del bus del bus.

Arroz. 10. Diagrama de interfaz utilizando chips de la serie ETL

Las sobretensiones en los circuitos de potencia del sistema cuando el módulo está conectado aparecen de la misma manera que las sobretensiones en los circuitos de señal. En este caso, el valor de la capacitancia que se carga varía de decenas a cientos de microfaradios y depende de la capacitancia de los capacitores de bloqueo en la placa conectada. Una forma de limitar la sobretensión es incluir un interruptor en el circuito de alimentación que se encienda lentamente. En la fig. 11, se propone un circuito en el que el transistor P-MOS desempeña el papel de interruptor. El circuito RC proporciona un cambio de señal lento en la base del transistor. El diodo D descarga rápidamente el condensador después de apagar el módulo.

Arroz. 11. Esquema de encendido lento del módulo mediante un transistor.

Se supone que el transistor tiene una resistencia baja en el estado encendido. Durante el funcionamiento, la potencia disipada en el transistor es pequeña debido a la pequeña caída de voltaje. Si es necesario, se pueden conectar varios transistores en paralelo.

Los módulos enchufables utilizan cómodamente sus propias fuentes de alimentación.

En la fig. La Figura 12 muestra un circuito de alimentación que recibe de diez a cuarenta voltios del sistema y los convierte en forma pulsada a 5 V. El circuito no produce un aumento de voltaje cuando se enciende.

Arroz. 12. Suministro de energía descentralizado

Literatura

1. Steshenko VB Escuela de diseño de circuitos de dispositivos de procesamiento de señales. // Componentes y tecnologías, No. , , 2000
2. Steshenko V. Escuela para el desarrollo de equipos de procesamiento de señales digitales para FPGA Chip News, 1999, No. 8–10, 2000, No. 1, 3–5.
3. Steshenko V. ALTERA FPGA: diseño de dispositivos de procesamiento de señales. M.: Dodeka, 2000.
4. Alicke F., Bartholdy F., Blozis S., Dehemelt F., Forstner P., Holland N., Huchzermier J. Comparing Bus Solutions, Informe de aplicación, Texas Instruments, SLLA067, marzo de 2000.
5. Steshenko V. ACCEL EDA: tecnología de diseño placas de circuito impreso. M.: "Conocimiento", 2000, 512 p., enfermo.

INTERFACE es un entorno estandarizado que a su vez es una forma de intercambiar información entre dos o más equipos: instrumentos, controladores, computadora personal, etc.

Las interfaces para el intercambio de información entre dispositivos utilizados en la industria pueden ser de dos tipos:

"punto a punto", conectando dos dispositivos entre sí;

multidispositivo, lo que le permite conectar más de dos dispositivos a una línea de datos.

La característica principal de la interfaz es el ancho de banda, que muestra cuántos bits de información se transmiten a través de la interfaz en 1 segundo y se mide en bits por segundo (bps, Mbps) o bits por segundo (bps, Mbps). Tenga en cuenta que este ancho de banda incluye los "gastos generales" asociados con el método de transmisión de datos. Para diferentes interfaces y protocolos, la proporción de información útil transmitida por segundo puede oscilar entre el 30% y el 90% del rendimiento total.

Un PROTOCOLO es un conjunto estandarizado de reglas para transmitir información a través de una interfaz.

Para protocolos complejos, es una práctica común dividirlos en varios niveles (capas). En este caso, cada nivel se implementa por separado y el intercambio entre niveles se estandariza adicionalmente. También le permite reemplazar algunas capas (por ejemplo, para adaptarse a diferentes interfaces), mientras deja otras sin cambios.

Interfaces y protocolos utilizados en instrumentos y controladores.

Compatibilidad de instrumentos es su capacidad para llevar a cabo el intercambio de información entre ellos. Cada uno de los dispositivos que participan en el intercambio de información debe tener una interfaz específica y comprender un protocolo específico. E incluso en este caso la posibilidad de cambio no está garantizada, es decir. Es posible que un dispositivo no pueda transmitir la información que otro necesita recibir. Pero ¿qué pasa si los dispositivos son capaces de transmitir la información necesaria, pero tienen diferentes interfaces y/o entienden diferentes protocolos? En este caso, se requiere el uso de convertidores de interfaz o gateways.

Convertidor de interfaz- un dispositivo que tiene dos o más interfaces diferentes, transmitiendo información de una interfaz a otra (otras). En este caso, la transmisión de información se realiza sin su transformación. Por lo tanto, tiene sentido conectar al convertidor de interfaz solo aquellos dispositivos que sean capaces de funcionar con el mismo protocolo.

Puerta(o puente) es un dispositivo inteligente capaz de convertir datos de un protocolo a otro. En este caso, la puerta de enlace también puede actuar como convertidor de interfaz. La puerta de enlace, a diferencia del convertidor de interfaz, requiere una configuración adicional, porque necesita especificar qué datos deben recibirse y transmitirse utilizando qué protocolos.

InterfazRS-485. Al diseñar sistemas de automatización industrial, las más utilizadas son las redes de información basadas en la interfaz del estándar EIA RS-485. Se trata de una interfaz serie de alta velocidad y resistente al ruido que le permite crear redes conectando muchos dispositivos en paralelo en una línea física.

La mayoría de los dispositivos diseñados para funcionar en una red de información tienen una interfaz RS-485 incorporada.

En una computadora personal común (no en una versión industrial), esta interfaz no está disponible, por lo tanto, para conectar una red industrial RS-485 a una PC, se requiere un adaptador especial: RS-485 / RS-232 o RS-485. / Convertidor de interfaz USB (por ejemplo, OWEN ASZ-M o AC4).

Los datos se transmiten a través de la interfaz RS-485 utilizando una señal "simétrica" ​​(diferencial) a través de dos líneas (A y B). La longitud máxima de la línea de comunicación entre los dispositivos finales puede ser de hasta 1200 m (o más si se utilizan repetidores). Con una longitud de línea de comunicación superior a 100 m, se recomienda instalar resistencias terminales con un valor nominal de 100 a 250 ohmios en los puntos más distantes de la red entre sí, que permitan compensar la impedancia de onda del cable y minimizar la amplitud de la señal reflejada. El número de dispositivos en la red no debe exceder los 32 (sin el uso de un repetidor).

InterfazRS-232. La interfaz EIA RS-232C está diseñada para la comunicación en serie de dos dispositivos (conexión punto a punto). Es común y ampliamente utilizado para conectar equipos externos a una PC. La transmisión de datos a través de la interfaz RS-232C se realiza mediante una señal "asimétrica" ​​a lo largo de dos líneas: TxD y RxD, y la amplitud de la señal se mide en relación con la línea GND ("cero") (ver Fig.).

La asimetría de la señal provoca una baja inmunidad al ruido de esta interfaz, especialmente en caso de interferencias industriales, por lo que la longitud de la línea de comunicación RS-232 suele estar limitada a una distancia de varios metros. La presencia de líneas para recibir (RxD) y transmitir datos (TxD) le permite admitir la transmisión de información full-duplex, es decir. La información se puede transmitir y recibir al mismo tiempo. Los dispositivos para comunicación RS-232 suelen estar conectados mediante un cable con conectores de 9 o 25 pines (DB9, DB25, etc.).

Interfaz de bucle actual(variante de RS-232). "Bucle actual": una especie de interfaz RS-232, que también proporciona comunicación entre dos dispositivos (conexión punto a punto). La información en el circuito actual no se transmite por voltaje, sino por corriente a través de una línea de dos hilos, lo que proporciona un alto nivel de inmunidad al ruido. El estándar de bucle actual permite transmitir datos a distancias de hasta 1000 m a velocidades de hasta 19,2 kbps. Debido a la presencia de una línea de comunicación, el estándar proporciona transmisión de datos semidúplex, es decir. En cualquier momento, la información puede transmitirse o recibirse.

Los instrumentos pueden tener una interfaz de bucle de corriente incorporada que se puede conectar a:

1) a una PC mediante un bucle de corriente/adaptador RS-232;

2) a la red RS-485 a través del bucle actual/puerta de enlace RS-485.

Arroz. Esquemas típicos para conectar dispositivos con una interfaz.

"bucle actual" a la red

Interfazethernet. Ethernet es una tecnología de transporte para la transmisión de datos en redes informáticas, principalmente locales. El protocolo utilizado en las redes de cable Ethernet es CSMA/CD (Carrier Sense Multiple Access with CollisionDetection) - Acceso múltiple con detección de portadora y detección de colisiones. De acuerdo con este protocolo, los dispositivos comienzan la transmisión de datos solo después de detectar un canal de comunicación libre para reducir la cantidad de colisiones (errores) entre ellos. Todas las versiones de la familia Ethernet están diseñadas para admitir hasta 1024 nodos de red. Esta interfaz se ha generalizado en las redes informáticas debido a su gran ancho de banda e inmunidad al ruido. La interfaz Ethernet 10/100 Base-T incorporada se usa más comúnmente, lo que permite integrar dispositivos y PLC en sistemas de información distribuidos de nivel superior.

InterfazUSB. El estándar USB se desarrolló como una alternativa a los estándares informáticos RS-232 y LPT, más lentos. Los dispositivos USB 2.0 actualmente permiten velocidades de transferencia de datos de hasta 480 Mbps.

La interfaz USB, como RS-48S, es simétrica y permite transferir datos a través de dos cables (D+ y D-), mientras que los niveles lógicos son similares a los niveles correspondientes del estándar RS-485. La interfaz USB dispone de líneas de alimentación Vcc y GND para alimentar el dispositivo conectado (siempre que la corriente consumida por él no supere los 500 mA). Después de instalar el controlador, el sistema operativo reconoce el dispositivo conectado como un puerto COM y utiliza el modo de transferencia de datos asíncrono estándar que se utiliza para trabajar con un puerto COM de hardware.

Las interfaces de datos están evolucionando tan rápido que a los fabricantes de almacenamiento les resulta difícil mantenerse al día. Cada año, aparecen interfaces que le permiten alcanzar velocidades de transferencia de datos muchas veces mayores que las de los dispositivos existentes. Los conmutadores y adaptadores de red comienzan a admitir las últimas interfaces de alta velocidad mucho antes de que estén disponibles en los sistemas de almacenamiento.

La siguiente tabla muestra la evolución del rendimiento de las interfaces de conectividad de almacenamiento a lo largo del tiempo.

Tendencias de interfaz

A continuación se describen los años estimados de nuevas velocidades de datos para varias interfaces según la investigación de la industria. La historia muestra que para muchas interfaces, el ciclo de desarrollo de nuevos estándares es de 3 a 4 años.

Cabe señalar que desde el momento en que se aprueba la especificación de una nueva interfaz hasta la aparición en el mercado de productos que la soportan, suelen pasar varios meses. La adopción generalizada de la nueva norma puede llevar varios años.

Además, se está trabajando para desarrollar versiones de interfaces existentes con un consumo de energía reducido.

canal de fibra

32 Gbps FC (32 GFC)

El trabajo en el estándar 32GFC, FC-PI-6, comenzó a principios de 2010. En diciembre de 2013, la Asociación de la Industria de Canal de Fibra (FCIA) anunció la finalización de la especificación. Se espera que los productos compatibles con esta interfaz lleguen al mercado en 2015 o 2016. 32GFC utilizará un conector SFP+ 25/28G.

La interfaz multicanal FC 128Gb, ​​conocida como 128FCp (cuádruple paralelo), se basa en la tecnología FC 32Gb y se agrega a la hoja de ruta oficial para el estándar FC. El comité T11 denominó el proyecto FC-PI-6P. La finalización de la especificación está prevista para finales de 2014 y principios de 2015; los productos estarán disponibles en 2015 o 2016. 128GFCp probablemente utilizará conectores QSFP+ y también es posible la compatibilidad con conectores CFP2 o CFP4.

Algunos proveedores se refieren a 32GFC y 128GFC como Fibre Channel "Gen 6" ya que esta versión admite 2 velocidades de datos diferentes en 2 configuraciones diferentes (serie y paralelo).

FC de 64 Gbps (64 GFC), FC de 256 Gbps (256 GFC)

El desarrollo de los estándares 64GFC y 256GFC comenzó en el proyecto FC-PI-7. Se espera estabilidad técnica en 2017. Cada revisión de FC es compatible con al menos dos generaciones anteriores.

FC como interfaz SAN

Aparentemente, Fibre Channel seguirá siendo la principal tecnología para construir SAN en el futuro previsible. A lo largo de los años se han invertido importantes inversiones (miles de millones de dólares estadounidenses) en infraestructura de FC, principalmente en centros de datos que funcionarán durante muchos años más.

FC como interfaz de disco

Fibre Channel como interfaz de unidad se está convirtiendo en una cosa del pasado a medida que los proveedores de unidades de clase empresarial migran a SAS de 6 Gbps y SAS de 12 Gbps. Debido al volumen relativamente alto de unidades FC de 3,5 pulgadas utilizadas en los subsistemas de discos empresariales, se espera que se utilice FC durante algún tiempo para brindarles soporte. Entre las unidades de 2,5 pulgadas, es probable que la interfaz Fibre Channel esté disponible en una cantidad muy pequeña de dispositivos.

Canal de fibra sobre Ethernet

FCoE (FC-BB-6)

T11 completó el trabajo sobre el estándar FC-BB-6 en agosto de 2014. FC-BB-6 estandariza la arquitectura VN2VB y mejora la escalabilidad de Domain_ID.

VN2VN es una forma de conectar directamente nodos finales FCoE (Virtual N_Ports) sin la necesidad de conmutadores FC o FCoE (FC Forwarders), lo que permite una configuración simplificada en implementaciones pequeñas. Esta idea a veces se denomina FCoE "sólo Ethernet". Estas redes no requieren zonificación, lo que resulta en menos complejidad y menores costos.

La escalabilidad de Domain_ID (Escalabilidad de Domain_ID) permite que las estructuras FCoE escale a SAN más grandes.

40Gbps y 100Gbps

Faltan uno o dos años para FCoE de 40 Gbps. Quizás la interfaz aparezca simultáneamente con 32Gb FC. Los estándares Ethernet IEEE 802.3ba de 40 Gbps y 100 Gbps se ratificaron en junio de 2010. Con el tiempo deberían estar disponibles nuevos productos.

Es probable que inicialmente se utilice FCoE de 40 Gbps y 100 Gbps basado en los estándares Ethernet de 2010 para núcleos ISL, dejando FCoE de 10 Gb principalmente para conexiones finales. Se espera que las versiones futuras de cables y conectores 100GFCoE estén disponibles en configuraciones 10x10 y luego 4x25.

InfiniBand

Actualmente, los productos que utilizan Infiniband EDR (velocidad de datos mejorada) de 100 Gbps ya están disponibles comercialmente. EDR utiliza conectores SFP+ 25/28G, así como interfaces Ethernet y Fibre Channel.

Se espera que InfiniBand High Data Rate (HDR), que admite 2 veces la velocidad de EDR, esté disponible en 2017 o 2018. Los adaptadores de host HDR pueden requerir ranuras PCIe 4.0.

ethernet

En julio de 2014, dos grupos industriales diferentes (el Consorcio Ethernet 20G/50G y el Grupo de Estudio Ethernet IEEE 802.3 25Gb/s) anunciaron un nuevo trabajo sobre la especificación Ethernet para aprovechar la PHY de 25Gb en una configuración de carril único. El resultado fue una especificación de conexión de banda única similar a la tecnología de 10GbE existente, pero 2,5 veces más rápida. Los productos que utilizan estas tecnologías ya están disponibles. También está previsto desarrollar un estándar de 50 GbE utilizando 2 carriles de 25 GbE. La finalización de la especificación está prevista para 2018-2020.

Se están desarrollando estándares de 2,5GbE y 5GbE, que permiten aumentos rentables en el ancho de banda de la red utilizando cableado de Categoría 5e. La NBASE-T Alliance lanzó la versión 1.1 de la especificación NBASE-T, que describe la implementación de la capa física. El Grupo de Trabajo Técnico está trabajando en la especificación de las características magnéticas y de canal de la interfaz del sistema PHY-MAC. Además, empleados de 25 empresas participan en el desarrollo de los estándares IEEE 802.3bz 2.5/5GBASE-T. Ya están apareciendo en el mercado productos compatibles con 2,5GbE y 5GbE.

SAS

SAS de 12 Gbps

La especificación SAS 3, que incluye SAS de 12 Gbps, se presentó al INCITS en el cuarto trimestre de 2013. Los productos SAS de 12 Gbps para usuarios finales comenzaron a aparecer en la segunda mitad de 2013, incluidos SSD, adaptadores de red (SAS HBA) y controladores RAID. El SAS de 12 Gbps le permite aprovechar al máximo el bus PCIe 3.0.

SAS de 24 Gbps

La especificación de la interfaz SAS de 24 Gbps se encuentra actualmente en desarrollo. Se prevé que los primeros componentes que utilizan SAS de 24 Gbps puedan aparecer en 2016 o 2017, los primeros productos para los usuarios estarán disponibles en 2018. SAS de 24 Gbps está diseñado para ser totalmente compatible con SAS de 12 Gbps y 6 Gbps. Quizás se utilice un esquema de codificación diferente.

Los prototipos de la interfaz SAS de 24 Gbps utilizarán la tecnología PCIe 3.x; sin embargo, es probable que los productos finales utilicen la tecnología PCIe 4.x.

SCSI expreso

SCSI Express implementa el conocido protocolo SCSI a través de la interfaz PCI Express, reduciendo la latencia mediante el uso de PCIe. Se está desarrollando para igualar la velocidad mejorada de las unidades SSD. SCSI Express utiliza los protocolos SCSI sobre PCIe (SOP) y PCIe Queuing Interface (PQI), creando el protocolo SOP-PQI. Los controladores se conectan a dispositivos mediante el conector SFF-8639, que admite múltiples protocolos e interfaces como PCIe, SAS y SATA. SCSI Express admite dispositivos PCIe que utilizan hasta 4 carriles.

SCSI Express se propuso por primera vez en 2011 y se aceptó como proyecto formal en 2012, pero no se desarrolló hasta 2015. Aún no se sabe cuándo se lanzarán al mercado los primeros productos SCSI Express.

Conectividad SAS

Las nuevas opciones de conectividad SAS permiten transferir datos a largas distancias utilizando cables de conexión de cobre activos y cables de fibra óptica. El conector Mini SAS HD (SFF-8644) se puede utilizar para SAS de 6 Gbps y SAS de 12 Gbps.

En el futuro, se esperan características como soporte para el conjunto de comandos Zoned Block Commands (ZBC) y la tecnología de grabación Shingled Magnetic Recording (SMR) para discos más grandes.

SATA exprés

La especificación SATA Express se incluye en SATA Revisión 3.2. SATA Express permite que coexistan soluciones cliente SATA y PCIe. SATA Express permite velocidades de transferencia de hasta 2 carriles PCIe (2 GBps para PCIe 3.0 y 1 GBps para PCIe 2.0) sobre la tecnología SATA actual (0,6 GBps). Esta velocidad es adecuada para SSD y SSHD, mientras que los HDD normales pueden seguir utilizando la interfaz SATA existente. Cada dispositivo puede utilizar un conector PCIe o SATA, pero no ambos al mismo tiempo. Una señal independiente generada por el dispositivo le indica al host si el dispositivo es SATA o PCI Express. A mediados de 2015, SATA Express es compatible con un número muy reducido de placas base. Si bien no está claro si el mercado aceptará SATA Express, no deberíamos esperar una gran cantidad de productos en el futuro cercano.

Nuevas funciones SATA

Las nuevas características planificadas para el futuro incluyen opciones de nivel empresarial como apagado remoto, recuperación mejorada de matrices y optimizaciones para dispositivos flash NAND. También está previsto el soporte para la tecnología SMR (Shingled Magnetic Recording).

Rayo

Thunderbolt 2 se introdujo a finales de 2013, y ahora muchos dispositivos se lanzan utilizando interfaz dada. La tasa de transferencia de Thunderbolt 2 es de 20 Gbps.

Thunderbolt 3 (40 Gbps) se anunció en junio de 2015. Utiliza un cable USB tipo C que admite USB 3.1 (10 Gbps), Display Port (pantallas duales 4k), 4 carriles PCI Express 3.0 y versiones anteriores de Thunderbolt. Además, proporciona 15 vatios para alimentar dispositivos conectados y admite alimentación USB para cargar portátiles de hasta 100 vatios. Los cables activos de cobre y fibra óptica admiten velocidades de datos de hasta 40 Gbps. Los cables de cobre pasivos menos costosos admiten velocidades de hasta 20 Gbps. Se espera que los primeros productos que utilicen Thunderbolt 3 aparezcan a finales de 2015. Muchos más dispositivos estarán disponibles en 2016.

USB

USB 3.1

En julio de 2013, el USB 3.0 Promoter Group anunció la creación de la especificación USB 3.1. La nueva interfaz permite el funcionamiento a 10 Gbps y es totalmente compatible con versiones anteriores de USB. USB 3.1 utiliza un esquema de codificación 128b/132b en el que se utilizan 4 bits para el control del protocolo y la información del cable. Ya están en el mercado dispositivos que utilizan USB 3.1 con el nuevo cable tipo C.

alimentación USB

USB es una interfaz con la capacidad de alimentar dispositivos conectados y cada vez más dispositivos se cargan o alimentan mediante USB. La versión 1.0 de la especificación USB Power Delivery (PD) se lanzó en julio de 2012. Se propuso aumentar la potencia de 7,5 vatios a 100 vatios, según el tipo de cable y conector. Los dispositivos deben negociar entre sí para determinar el voltaje y la corriente para transmitir electricidad, y es posible transferir energía en cualquier dirección. Los dispositivos pueden ajustar el suministro de energía durante la transmisión de información. Los prototipos de dispositivos USB PD comenzaron a aparecer a finales de 2013. La especificación USB PD está incluida en la especificación USB 3.1.

Cable USB tipo C

Las especificaciones para el nuevo cable y conector se finalizaron en agosto de 2014. Este cable tiene un diseño significativamente diferente con un tamaño de conector reducido que se puede aplicar fácilmente a una variedad de dispositivos. Según la nueva especificación, el cable y el conector se pueden utilizar en cualquier posición, independientemente de la orientación del conector y la dirección del cable. El cable tiene el mismo tipo de conector en ambos lados. Los primeros cables USB tipo C son cables de cobre pasivos de hasta 1 m de longitud; pronto se esperan cables activos de cobre y fibra óptica.

El creciente volumen de implementación de una amplia variedad de sistemas de automatización en todos los sectores de la industria requiere el procesamiento de una cantidad cada vez mayor de información. Las "arterias principales" son cables de datos en serie que controlan procesos complejos y transmiten mediciones de procesos.

Se utilizan ampliamente varios tipos de interfaces en serie, que garantizan una transmisión de datos de alta velocidad y sin ruidos en entornos industriales hostiles.

RS-232 (V.24)

Una de las interfaces serie más comunes está definida en los estándares TIA-232 y CCITT V.24.

La interfaz implementa el intercambio de datos entre dos dispositivos (conexión punto a punto) en modo dúplex a una distancia de hasta 15 m.

La configuración más simple requiere tres cables: TxD (transmitir datos), RxD (recibir datos) y GND (señal de tierra). En este caso, el control de la transferencia de datos se realiza mediante el llamado reconocimiento de software. Para la transmisión de protocolo de enlace por software, se utilizan líneas adicionales para la transmisión de señales de control, señales de reloj y también para señalización.

Las interfaces de dispositivos pueden diseñarse como equipos de comunicación de datos (DCE) o equipos de procesamiento de datos (DTE). Una característica distintiva es la diferente dirección de transmisión en líneas con la misma designación y asignación de pines. Ejemplo: un dispositivo DTE transmite a través de una conexión TxD (transmisión de datos), mientras que un dispositivo DCE recibe datos a través de la misma conexión. Esta solución permite una comunicación directa sencilla entre dos dispositivos. Al conectar dispositivos del mismo tipo, se deben cruzar todas las líneas de conexión.

Los niveles de señal de ambas líneas de datos se definen de la siguiente manera:

• -3 a -15 para "I" booleana
• +3 a +15 para "0" booleano

En las líneas de transmisión de señales de control y notificación, la lógica de funcionamiento, por el contrario, está invertida (log. "I" = potencial positivo). La velocidad de datos máxima es de 115,2 kbps. En condiciones industriales, en este caso se recomienda reducir la distancia de transmisión a 5 m.

TTY

La interfaz TTY de bucle actual se utilizó por primera vez en telegrafía. Hoy en día todavía se puede encontrar en (PLC) e impresoras. Tanto la transmisión como la recepción de datos requieren un par de líneas, y las líneas deben estar trenzadas en pares. La transmisión de datos se realiza en modo dúplex con protocolo de enlace de software. No se proporcionan líneas de transmisión de señales de control. El valor actual de 20 mA en el bucle corresponde al estado lógico "I". Si se interrumpe el circuito de corriente, esto se percibe como un estado lógico "0". Cada bucle requiere una fuente generadora de corriente, que puede conectarse tanto en el lado transmisor como en el receptor. El lado que genera la corriente se considera "activo", mientras que el "pasivo" siempre es el opuesto al activo. Hay tres configuraciones de interfaz:

1. Interfaces TTY completamente activas con fuentes de corriente tanto en el transmisor como en el receptor.
2. Interfaces TTY pasivas sin correspondientes fuentes de corriente constante.
3. Interfaces TTY semiactivas con fuente de alimentación únicamente en el lado de transmisión (TD).

El receptor (RD) es pasivo. Cada bucle de corriente puede funcionar con una sola fuente de corriente. Sólo se permiten combinaciones "totalmente activo/pasivo" y "semiactivo/semiactivo". Esta transmisión de datos se puede realizar a distancias de hasta 1000 m y la velocidad de transmisión máxima es de 19200 bps.

RS-422

Los requisitos de las máquinas inteligentes para una comunicación de datos rápida y de alto rendimiento se describen en el estándar RS-422. La transmisión de datos en serie entre dos dispositivos se realiza en modo dúplex a velocidades de hasta 10 Mbps en distancias de hasta 1200 m.

Los niveles eléctricos en las líneas de datos se definen de la siguiente manera:

• -0,3 a -6 para el "yo" lógico
• +0,3 a +6 para "0" lógico.

El estado de la señal se caracteriza por la diferencia de tensión entre los puntos de medición (A) y (B). Si el voltaje en el punto (A) comparado con el voltaje en el punto (B): - Negativo, entonces la línea de datos es un registro. I, línea de control - log.0, (UA-UB-0.3 B).

Las resistencias de carga terminadas (100…200 ohmios) en las entradas del receptor no solo evitan reflejos en la línea de transmisión, sino que también aumentan aún más la confiabilidad de la transmisión debido a una corriente resultante claramente definida.

RS-485 W2

Este tipo de interfaz serie no sólo tiene el mismo alto rendimiento que la interfaz RS-422, sino que también permite la conexión multipunto de hasta 32 dispositivos finales. Los niveles eléctricos y sus valores lógicos asociados son idénticos a los definidos por el estándar RS-422. sin embargo, debido a la conexión de 2 cables, la transmisión de datos sólo se puede realizar en modo semidúplex, lo que significa que la transmisión y recepción de datos se realizan alternativamente y deben ser controladas por el programa apropiado. El protocolo de software correspondiente debe, a diferencia de la comunicación puramente punto a punto, proporcionar la capacidad de direccionar por dirección cada dispositivo terminal conectado en un esquema multipunto, así como identificar este dispositivo. Sólo un dispositivo final puede transmitir datos a la vez, todos los demás deben estar en el modo "escucha" en ese momento. Un cable de bus de dos hilos puede tener una longitud de hasta 1200 m y en ambos extremos deben conectarse resistencias de carga terminales (100 ... 200 ohmios). Los terminales individuales pueden separarse del bus hasta 5 m mediante derivaciones. Con cable de par trenzado y apantallado, la velocidad de transferencia de datos máxima es de 10 Mbit/s. El estándar RS-485 define sólo las propiedades físicas de la interfaz. Por lo tanto, la compatibilidad de las interfaces RS-485 entre sí no está necesariamente garantizada. Parámetros como la velocidad en baudios, el formato de datos y la codificación están determinados por estándares del sistema, como INTERBUS, PROFIBUS, MODBUS, etc.

RS-485 W4

El estándar RS-485 de 4 hilos permite, a diferencia del estándar RS-485 de 2 hilos, una comunicación por bus full-duplex. Un ejemplo de ello es el bus de medición DIN-Messbus. A diferencia de la tecnología de 2 hilos, en este caso las ramas de transmisión del receptor están separadas entre sí y, por tanto, pueden funcionar simultáneamente. En sistemas de bus de medición se utilizan preferentemente topologías basadas en el principio maestro/esclavo, en las que el maestro transmite datos a hasta 32 esclavos que escuchan. Las ramas de transmisión de los dispositivos esclavos pueden estar en el tercer estado discreto (tri-estado), en el que se mantiene su alta impedancia. Sólo la estación de medición que ha recibido la solicitud conecta activamente su transmisor al bus. Los niveles eléctricos y sus valores lógicos corresponden, como en todos los demás interfaces de tipo RS-485, al estándar RS-422. La velocidad de transferencia máxima es de 10 Mbps. El cable de bus debe estar terminado, sus conductores deben estar trenzados por pares y apantallados.

Módem

La red telefónica convencional sólo permite la transmisión de señales analógicas en el rango de frecuencia de 300 Hz a 3,4 kHz. Por lo tanto, para transmitir señales digitales desde interfaces en serie a través de la red telefónica, es necesaria una conversión preliminar. Esto requiere un dispositivo que convierta el flujo de datos digitales en formas de onda analógicas, y estas formas de onda luego vuelvan a convertirse en un flujo de datos digitales. Estos procesos se denominan modulación y demodulación, y el dispositivo que los realiza, respectivamente, es un módem. El proceso de formación de una comunicación telefónica cumple con los estándares internacionales. En este caso, la frecuencia portadora sirve para sincronizar ambos módems. De este modo, utilizando la red telefónica pública se puede implementar un canal entre dispositivos ubicados en cualquier parte del mundo. Pero incluso si se utiliza una línea alquilada, las distancias de 20 km no suponen un problema.

Aunque sólo se necesitan dos cables, la transmisión de datos suele realizarse en modo dúplex.

El rendimiento máximo de la línea analógica es de 33,6 kbps.

La transmisión V.90 a 56 kbps sólo es posible desde el servidor de Internet al módem. En la dirección opuesta, es decir de módem V.90 a módem V.90, la velocidad de transferencia es de 33,6 kbps como máximo.

INTERBUS

INTERBUS es un sistema en anillo. Las líneas de transmisión y recepción se combinan en un solo cable, por lo que INTERBUS se percibe como una estructura de árbol con líneas representadas por ramas del cable principal. Estos ramales están conectados al bus remoto a través de terminales de ramales de autobús. Las conexiones entre terminaciones de bus remotas son conexiones punto a punto activas, la capa física cumple con el estándar RS-422. En este caso, los datos útiles se transmiten como señales diferenciales a través de pares trenzados de cables duales (4 cables) en modo full duplex. La velocidad de datos es de 500 kbps o 2 Mbps. La longitud total posible de las líneas de comunicación es de hasta 12,8 km, mientras que el sistema puede incluir un máximo de 255 segmentos de hasta 400 m cada uno.

No es necesario el uso de repetidores y resistencias terminales al final de la línea porque el anillo se cierra automáticamente en el último dispositivo del bus remoto.

PROFIBUS

El bus PROFIBUS está definido por las normas IEC 61158 e IEC 61784 y técnicamente se basa en un sistema RS-485 de 2 hilos con comunicación semidúplex. El sistema Profibus está construido como una estructura puramente lineal con posibilidad de conectar hasta 32 dispositivos, con una longitud máxima de segmento de bus de 1200 m para Profibus. Los dispositivos finales del sistema Profibus se interconectan mediante el tendido de un cable de bus bifilar con núcleos trenzados. Si se quieren conectar en red más dispositivos finales, es necesario segmentar la máquina o la instalación industrial. Los segmentos separados intercambian datos entre sí a través de repetidores, que proporcionan amplificación y separación de potenciales de señal que transportan información útil. Cada repetidor amplía el sistema en un segmento adicional con 32 terminaciones y una longitud total de cable para un máximo de 127 terminaciones. La velocidad en baudios en los sistemas Profibus se puede configurar desde 9,6 kbps hasta 12 Mbps. El valor de velocidad influye en la longitud permitida de los segmentos de autobús, así como en las tomas pasivas (tabla). Para garantizar una transmisión de datos fiable, cada segmento de bus Profibus de un cable de cobre debe comenzar y terminar con una resistencia terminal.

CANopen/red de dispositivos

Protocolo red local Los controladores (Controller Area Network (CAN)) se desarrollaron originalmente para conectar en red la electrónica del automóvil. Ampliando el protocolo se han obtenido sistemas CANopen y Device Net para aplicaciones de bus de campo industriales.

Todos los terminales de bus están conectados linealmente con un cable de tres conductores que tiene resistencias terminales al principio y al final.

Los dispositivos finales escuchan el intercambio de datos en el bus y, después de esperar una pausa, comienzan a transmitir paquetes de datos. A menudo, varios dispositivos finales identifican el bus como libre e inician la transferencia de datos al mismo tiempo. Dado que diferentes paquetes de datos podrían interferir entre sí, se proporciona arbitraje bit a bit para evitar la pérdida de datos. Este mecanismo se denomina Acceso múltiple con detección de portadora y evitación de colisiones (abreviado como CSMA/CA - Acceso múltiple con detección de portadora y evitación de colisiones).

Los dispositivos finales comparan los niveles de señal en el bus con los niveles de señal que están transmitiendo. Estos niveles pueden ser dominantes (nivel 0) o recesivos (nivel I). Tan pronto como se escribe un nivel dominante sobre su propio patrón de bits, significa que el otro dispositivo terminal ha conmutado al modo de transmisión. Un transmisor que resulta recesivo detiene inmediatamente su transmisión e intentará transmitir su paquete de datos nuevamente durante la siguiente pausa. Los mensajes y, por tanto, las solicitudes de acceso al bus, pueden priorizarse en la asignación de direcciones en función del número de bits dominantes.

El tiempo de propagación de la señal limita la longitud máxima alcanzable de la red en función de la velocidad de transmisión, ya que el método CSMA/CA sólo funciona en una ventana de tiempo limitada. Esto debe tenerse en cuenta a la hora de diseñar.

ethernet

Ethernet se describe en el estándar IEE 802 y fue diseñado originalmente para la comunicación entre dispositivos de oficina (computadoras, impresoras, etc.). En este caso se adoptó una topología lineal y se utilizó un cable coaxial. Actualmente las redes se construyen exclusivamente con topología descentralizada en estrella basada en pares trenzados o cable de fibra óptica. Al mismo tiempo, en las redes industriales la velocidad de transferencia de datos es de 10 o 100 Mbps. La estructura de la red se puede adaptar a los requisitos de cada caso individual organizando cascadas mediante divisores en estrella (hubs, conmutadores, enrutadores).

Si se utilizan concentradores para distribuir datos, el sistema debe funcionar en modo semidúplex. En este caso, el intercambio de datos se realiza mediante el mecanismo de acceso múltiple con detección de portadora y evitación de colisiones (CSMA/CA - Acceso múltiple con detección de portadora y evitación de colisiones). En este caso, los dispositivos terminales escuchan el canal de intercambio de información en la red y sólo inician la transmisión de datos después de suspender otras transmisiones. El paquete se envía a cada dispositivo final de la red. Los dispositivos finales comparan la dirección de destino contenida en el paquete enviado con su propia dirección y aceptan el paquete solo si las direcciones coinciden. A menudo, varios dispositivos finales identifican el bus como libre e inician la transferencia de datos al mismo tiempo. Como resultado, los paquetes de datos se destruyen entre sí, en este caso se habla de colisión. El dispositivo final activo que primero detecta una colisión requiere que todos los dispositivos finales ralenticen la transferencia de datos. Para garantizar que los paquetes de datos no se pierdan y puedan enviarse nuevamente, los transmisores deben recibir un mensaje de confirmación antes de que se haya enviado el último bit del mensaje.

Las limitaciones de tiempo del mensaje de acuse de recibo en una colisión afectan directamente a la longitud máxima de la red. El llamado dominio de colisión se limita a un adaptador de red, enrutador o conmutador. Esta segmentación de la red elimina las limitaciones de una red con concentradores, lo que posibilita una gran extensión territorial de la red y la optimización del intercambio de datos.

Idealmente, cada dispositivo final está conectado a un puerto de conmutación, obteniendo así su propio dominio de colisión. El rendimiento de la red mejora porque se eliminan las colisiones, el mecanismo CSMA/CD se puede desactivar y la red se puede operar en modo dúplex completo con ancho de banda de doble ancho.

Durante la instalación se debe tener en cuenta el tipo de dispositivo utilizado. Según las interfaces DTE/DCE, en el caso de los dispositivos RS-232, existen dispositivos Ethernet con interfaces MDI o MDIx. Los aparatos del mismo tipo deben conectarse siempre con cables de conexión con cableado cruzado y los aparatos de diferentes tipos con cables con cableado 1:1.

Con la conmutación interna que combina múltiples dispositivos, es posible cambiar la interfaz de forma manual o automática (función de negociación automática) directamente en el sitio de instalación. Como resultado, en todos los casos es posible realizar la conexión con un cable con cableado 1:1.

Otro mecanismo automático es la autonegociación de velocidad y modo de funcionamiento, gracias a la cual los dispositivos seleccionan una velocidad y un modo de transmisión común (half duplex o full duplex) para todos.