//macro para iniciar la transformación
#define StartConvAdc() ADCSRA |= (1<

En t principal( vacío )
{

ADMUX = (0<

//en ADC, modo de convertidor único, resolución de interrupción, frecuencia del convertidor. = FCPU/128

ADCSRA = (1<

__enable_interrupt ();
IniciarConvAdc();
mientras(1)
{

}
devolver 0;
}

//algún código

IniciarConvAdc();
}

Explicaciones para el código.

Macro para iniciar la conversión

StartConvAdc() es una macro para iniciar una conversión ADC. Establece el bit ADSC en el registro de estado y control ADCSRA.

Para ejecutar el módulo ADC, primero debe configurarse. Tres registros son responsables de esto:
Registro de control del multiplexor - ADMUX
Registro de control y estado - ADCSRA
Registro de funciones especiales - SFIOR

Registro ADMUX

El módulo ADC necesita una fuente de voltaje de referencia (VR) para funcionar. Los bits REFS1, REFS0 son responsables de seleccionar el ION. En nuestro caso, el voltaje de referencia es el voltaje de suministro (es por eso que configuramos el pin AVcc en +5V), por lo que REFS1 - 0, REFS0 - 1

El ADC del microcontrolador AVR es de 10 bits y la piedra en sí es de 8 bits. Por tanto, el resultado de la conversión se almacena en dos registros (ADCH, ADCL). El bit ADLAR especifica la dirección de alineación del resultado de la conversión. 0 – alineación a la derecha (los 2 bits menos significativos en ADCH están ocupados, ADCL está completamente ocupado), 1 – alineación a la izquierda (ADCH está completamente ocupado, solo los 2 bits más significativos en ADCL están ocupados). Nuestro ejemplo no requiere una conversión de alta precisión, por lo que sería conveniente justificar el resultado a la izquierda y trabajar solo con el registro ADCH. Instalar ADLAR - 1

Físicamente, solo hay un ADC en el microcontrolador AVR. Pero frente a él hay un multiplexor que le permite conectar cualquiera de los 8 pines del puerto a la entrada ADC. El número del canal seleccionado actualmente se especifica mediante los bits ADMUX3, ADMUX2, ADMUX1, ADMUX0. Estamos usando el canal nulo, por lo que todos los bits son 0.

//ion - tensión de alimentación, alineación izquierda, canal cero
ADMUX = (0<

Registro ADCSRA

Para que el ADC funcione, debe estar encendido, es decir, el bit ADEN debe estar establecido en 1

La conversión se inicia configurando el bit ADSC -1. Durante la inicialización no ejecutaremos el ADC, por lo que ADSC es 0

El ADC puede funcionar en dos modos: conversión única (cuando cada conversión se inicia mediante software) y continua (cuando la conversión se inicia una vez mediante software y se reinicia automáticamente). En nuestro ejemplo, la conversión es única, el bit ADATE es 0.

Cuando el ADC ha terminado de convertir, emite una solicitud de interrupción. Para habilitar la interrupción, el bit ADIE debe estar establecido en 1.

El módulo ADC requiere una señal de reloj para funcionar. Se genera a partir de la señal del reloj del microcontrolador dividiéndola por coeficientes fijos. Los bits ADSP2, ADSP1, ADSP0 se utilizan para establecer los coeficientes del preescalador. Como interrogaremos a los botones usando un ADC y este es un dispositivo muy lento, seleccionamos el coeficiente más grande (es decir, la frecuencia más baja). Todos los bits son 1.

//en ADC, modo de convertidor único, habilitación de interrupción, convertidor F = FCPU/128
ADCSRA = (1<

Hablé de todos los bits excepto ADIF. ADIF es un indicador de interrupción. Se instala mediante hardware cuando se completa la conversión.

Registro SFIOR

Los bits ADTS2, ADTS1, ADTS0 determinan la fuente que inicia el procedimiento de conversión. Estos bits sólo deben configurarse en el modo de conversión continua. Tenemos un modo único, por lo que no tocamos la caja registradora.

#pragma vector=ADC_vect
__interrumpir vacío adc_mi( vacío)
{
carácter sin firmar AdcBuf = ADCH;

//algún código

ADC: Convertidor analógico a digital. Por el nombre se puede adivinar que se suministra una señal analógica a la entrada, que se convierte en un número.

Lo primero que hay que decir es que el ADC del microcontrolador sólo puede medir voltaje. Para medir otras cantidades físicas, primero se deben convertir a voltaje. La señal siempre se mide relativa a un punto llamado voltaje de referencia, este mismo punto es el máximo que se puede medir. Se recomienda elegir una fuente de voltaje altamente estable como fuente de voltaje de referencia (VS); de lo contrario, todas las mediciones bailarán junto con la referencia.

Una de las características más importantes es la resolución, que afecta la precisión de la medición. Todo el rango de medición se divide en partes. Mínimo cero, máximo voltaje ION. Para un ADC de 8 bits, esto es 2 ^ 8 = 256 valores, para un ADC de 10 bits es 2 ^ 10 = 1024 valores. Por tanto, cuanto mayor sea la profundidad de bits, con mayor precisión se podrá medir la señal.

Digamos que mides una señal de 0 a 10V. El microcontrolador que utilizamos es Atmega8, con un ADC de 10 bits. Esto significa que el rango de 10V se dividirá en 1024 valores. 10V/1024=0.0097V - con este paso podemos medir el voltaje. Pero hay que tener en cuenta que el microcontrolador considerará los valores 0.0097, 0.0098, 0.0099… iguales.

Sin embargo, un paso de 0,01 es bastante bueno. Sin embargo, existen varias recomendaciones sin las cuales no se alcanzará esta precisión, por ejemplo, para mediciones con una precisión de 10 bits, la frecuencia a la que opera el ADC debe ser de 50-200 kHz. La primera transformación requiere 25 ciclos y 13 ciclos posteriores. Por tanto, a una frecuencia de 200 kHz podemos exprimir el máximo
200.000/13 = 15.384 mediciones.

Se puede utilizar una fuente interna o una externa como fuente de tensión de referencia. No se recomienda utilizar el voltaje de la fuente interna (2,3-2,7 V) debido a su baja estabilidad. Se conecta una fuente externa al pin AVCC o Aref, según la configuración del programa.

Cuando se utiliza un ADC, el pin AVCC debe estar conectado. El voltaje AVCC no debe diferir del voltaje de suministro del microcontrolador en más de 0,3 V. Como se dijo, el voltaje máximo medido es igual al voltaje de referencia (Vref), está en el rango de 2V-AVCC. Entonces el microcontrolador no puede medir más de 5V.

Para ampliar el rango de medición, es necesario medir la señal a través de un divisor de voltaje. Por ejemplo, el voltaje máximo medido es 10 V, el voltaje de referencia es 5 V. Para ampliar el rango de medición, debe reducir la señal medida 2 veces.

La fórmula para calcular el divisor es la siguiente:

U fuera = U en R 2 /(R 1 + R 2)

Sustituyamos nuestros valores en la fórmula:

5 = 10*R2/(R1+R2)

aquellos. Puedes tomar dos resistencias idénticas y conectarlas según el diagrama.

Por lo tanto, cuando medimos el voltaje a través de un divisor, necesitamos multiplicar el valor ADC resultante por el coeficiente = Uout/Uin.

La fórmula completa para calcular el voltaje medido se verá así:
U=(voltaje de referencia*valor ADC*coeficiente divisor)/número de bits ADC

Ejemplo: referencia 5 V, valor ADC medido = 512, factor divisor = 2, ADC de 10 bits.

(5*512*2)/1024=5V - valor de voltaje medido real.

Algunos programadores escriben un programa para que el microcontrolador calcule automáticamente el coeficiente divisor, para ello se mide la señal de salida con un dispositivo estándar y este valor se ingresa en el programa. El propio microcontrolador correlaciona el voltaje real con cada valor del ADC; el proceso en sí es único y se llama calibración.

Pasemos a la implementación del software. Cree un proyecto con los parámetros especificados. También conectaremos un display al puerto D para mostrar información.

La medición se realizará en modo automático, el código se procesa en una interrupción, el voltaje de referencia se conecta al pin AVCC. Básicamente, sólo necesitamos procesar los datos recibidos. Los datos medidos se almacenan en la variable adc_data. Si necesita escanear varios canales, seleccione qué canales escanear y los datos serán para el pin 0 en adc_data, para el pin 1 en adc_data, etc.

En el bucle principal, agregue las líneas:

resultado=((5.00*adc_data)/1024.00); //convierte el valor ADC en voltios
sprintf(lcd_buffer,"U=%.2fV",resultado); //ponemos el resultado en una variable temporal
lcd_puts(lcd_buffer); //mostrar

Una pequeña nota: para usar números de coma flotante, necesita cambiar (s)printf Funciones: int, ancho para flotar, ancho, precisión en la configuración del proyecto. Si no se hace esto, no veremos décimas ni centésimas.

Por lo tanto, simplemente convertimos el valor ADC en voltios y lo mostramos en la pantalla. El resultado en Proteus se ve así:

La resistencia se puede utilizar para cambiar el voltaje; el voltaje medido se muestra en la pantalla. Al realizar el montaje en hardware real, es necesario conectar un condensador de 0,1 µF a la pata Aref. La lección resultó un poco difícil, pero creo que te gustará.

Archivo Proteus y firmware:

Actualizar:
Medición actual:

Características distintivas:

• resolución de 10 bits
• No linealidad integral 0,5 ml. resolución
• Error absoluto ±2 ml. resolución
• Tiempo de conversión 65 - 260 µs.
• Frecuencia de conversión de hasta 15 mil conversiones. por segundo a máxima resolución
• 8 entradas unipolares multiplexadas
• 7 canales de entrada diferencial
• 2 canales de entrada diferencial con ganancia opcional de 10 y 200
• Representación del resultado con alineación izquierda o derecha en 16 bits. palabra
• Rango de voltaje de entrada del ADC 0…VCC
• Referencia interna selectiva a 2,56 V
• Modos de conversión única y reinicio automático
• Interrumpir al finalizar la conversión de ADC
• Mecanismo de reducción de ruido en modo de suspensión.

ATmega128 contiene 10 bits. Aproximación sucesiva ADC. El ADC está conectado a un multiplexor analógico de 8 canales, cuyas 8 entradas unipolares están conectadas a las líneas del puerto F. La señal de entrada común debe estar en un potencial de 0 V (es decir, conectada a GND). El ADC también admite 16 entradas de voltaje diferencial. Dos entradas diferenciales (ADC1, ADC0 y ADC3, ADC2) contienen una etapa con ganancia programable por pasos: 0 dB (1x), 20 dB (10x) o 46 dB (200x). Los siete canales analógicos diferenciales comparten una entrada inversora común (ADC1) y todas las demás entradas ADC sirven como entradas no inversoras. Si se selecciona una ganancia de 1x o 10x, puede esperar 8 bits. resolución, y si es 200x, entonces 7 bits.

El ADC contiene un dispositivo de muestreo y retención que mantiene un voltaje constante en la entrada del ADC durante la conversión. El diagrama funcional del ADC se muestra en la Figura 108.

El ADC tiene un pin de alimentación AVCC (alimentación analógica) separado. AVCC no debe diferir en más de ±0,3 V de VCC. Consulte el párrafo “ ” para obtener recomendaciones sobre cómo conectar este pin.

El voltaje de referencia interno puede ser el voltaje del ION interno de 2,56 V o el voltaje AVCC. Si se requiere una referencia externa, se debe conectar al pin AREF con un condensador de bloqueo conectado a este pin para mejorar el rendimiento del ruido.

Figura 108 - Diagrama funcional de un convertidor analógico a digital

Principio de operación

El ADC convierte el voltaje analógico de entrada a 10 bits. código utilizando el método de aproximaciones sucesivas. El valor mínimo corresponde al nivel GND y el nivel máximo AREF menos 1 ml. resolución El pin AREF se puede conectar opcionalmente al voltaje AVCC o a un ION interno de 1,22 V escribiendo los valores correspondientes en los bits REFSn en el registro ADMUX. A pesar de que el ION de 2,56 V está ubicado dentro del microcontrolador, se puede conectar un condensador de bloqueo a su salida para reducir la sensibilidad al ruido, porque está asociado con el pin AREF.

El canal de entrada analógica y la etapa de ganancia diferencial se seleccionan escribiendo el bit MUX en el registro ADMUX. Como entrada analógica unipolar del ADC se puede seleccionar una de las entradas ADC0...ADC7, así como GND y la salida de una fuente de tensión de referencia fija de 1,22 V. En el modo de entrada diferencial, es posible seleccionar Entradas inversoras y no inversoras al amplificador diferencial.

Si se selecciona el modo de entrada analógica diferencial, el amplificador diferencial amplificará la diferencia de voltaje entre el par de entradas seleccionado según la ganancia especificada. El valor amplificado de esta manera se envía a la entrada analógica del ADC. Si se selecciona el modo de entrada analógica unipolar, se omite la etapa de ganancia.

La operación ADC se habilita configurando el bit ADEN en ADCSRA. La selección de fuente de referencia y canal de conversión no se puede realizar hasta que se configure ADEN. Si ADEN = 0, entonces el ADC no consume corriente, por lo tanto, al cambiar a modos de suspensión económicos, se recomienda desactivar primero el ADC.

El ADC genera un resultado de 10 bits que se coloca en un par de registros de datos del ADC, ADCH y ADCL. De forma predeterminada, el resultado de la conversión se coloca en los 10 bits inferiores de los 16 bits. palabras (justificadas a la derecha), pero opcionalmente se pueden colocar en los 10 bits superiores (justificadas a la izquierda) configurando el bit ADLAR en el registro ADMUX.

La utilidad práctica de presentar el resultado con alineación a la izquierda existe cuando la resolución de 8 bits es suficiente, porque en este caso, sólo es necesario leer el registro ADCH. En caso contrario, es necesario leer primero el contenido del registro ADCL y luego el registro ADCH, lo que asegura que ambos bytes son resultado de la misma conversión. Tan pronto como se lee el ADCL, se bloquea el acceso a los registros de datos desde el ADC. Esto significa que si se lee ADCL y la conversión se completa antes de leer el registro ADCH, ninguno de los registros se puede modificar y el resultado de la conversión se pierde. Después de leer ADCH, se permite nuevamente el acceso a los registros ADCH y ADCL por parte del ADC.

El ADC genera su propia solicitud de interrupción cuando se completa la conversión. Si el acceso a los datos al ADC se desactiva entre la lectura de los registros ADCH y ADCL, se producirá una interrupción incluso si se pierde el resultado de la conversión.

Comenzando la conversión

Una única conversión se inicia escribiendo el registro. Bit de inicio de conversión de 1 a ADSC ADC. Este bit permanece alto durante el proceso de conversión y se borra cuando se completa la conversión. Si el canal de entrada analógica se cambia durante la conversión, el ADC completará automáticamente la conversión actual antes de cambiar el canal.

En el modo de reinicio automático, el ADC digitaliza continuamente la señal analógica y actualiza el registro de datos del ADC. Este modo se establece escribiendo el registro. 1 en el bit ADFR del registro ADCSRA. La primera conversión se inicia escribiendo el registro. 1 en el bit ADSC del registro ADCSRA. En este modo, el ADC realiza conversiones en serie, independientemente de si el indicador de interrupción ADIF del ADC está borrado o no.

Diagrama de tiempos de conversión y preescalador

Figura 109 – Preescalador ADC

Si se requiere una resolución máxima (10 bits), entonces la frecuencia en la entrada del circuito de aproximación sucesiva debe estar en el rango de 50...200 kHz. Si una resolución de menos de 10 bits es suficiente, pero se requiere una frecuencia de conversión más alta, entonces la frecuencia de entrada del ADC se puede configurar por encima de 200 kHz.

El módulo ADC contiene un preescalador que genera frecuencias derivadas por encima de 100 kHz con respecto a la frecuencia de reloj de la CPU. La relación de división se establece utilizando el bit ADPS en el registro ADCSRA. El preescalador comienza a contar desde el momento en que se enciende el ADC configurando el bit ADEN en el registro ADCSRA. El preescalador funciona mientras el bit ADEN está en 1 y se reinicia cuando ADEN = 0.

Si la conversión unipolar se inicia configurando el bit ADSC en el registro ADCSRA, la conversión comienza en el siguiente flanco ascendente del reloj ADC. Las características del diagrama de tiempos de conversión diferencial se presentan en “ ”.

La conversión normal requiere 13 ciclos de reloj ADC. La primera conversión después de encender el ADC (configurar ADEN en ADCSRA) requiere 25 ciclos de reloj del ADC debido a la necesidad de inicializar el circuito analógico.

Después del inicio de la conversión normal, se gastan 1,5 ciclos de reloj ADC en la muestra a la tienda, y después del inicio de la primera conversión, se gastan 13,5 ciclos de reloj. Una vez que se completa la conversión, el resultado se coloca en los registros de datos del ADC y se establece el indicador ADIF. En el modo de conversión única, el bit ADSC se borra al mismo tiempo. Mediante software, el bit ADSC se puede configurar nuevamente y se iniciará una nueva conversión con el primer flanco ascendente de la señal de reloj ADC.

En el modo de reinicio automático, comienza una nueva conversión tan pronto como se completa la anterior, mientras ADSC permanece en un estado alto. Los tiempos de conversión para varios modos de conversión se presentan en la Tabla 95.

Figura 110: Diagrama de tiempos del funcionamiento del ADC durante la primera conversión en modo de conversión única

Figura 111 – Diagrama de tiempos del funcionamiento del ADC en modo de conversión única

Figura 112 – Diagrama de tiempos del funcionamiento del ADC en modo de reinicio automático

Tabla 95 – Tiempo de conversión del ADC

Canales de ganancia diferencial

Si se utilizan canales de ganancia diferencial, hay algunas consideraciones que deben tenerse en cuenta.

Las conversiones diferenciales están sincronizadas con respecto al reloj interno del SDADC2, cuya frecuencia es igual a la mitad de la frecuencia del reloj del ADC. Esta sincronización la realiza automáticamente la interfaz ADC de modo que el muestreo y retención se activa mediante un borde específico del ADC2. Si el usuario inició la conversión (todas las conversiones individuales y la primera conversión en modo de reinicio automático) mientras SDA/DC2 estaba en registro bajo. estado, entonces su duración será equivalente a la conversión unipolar (13 ciclos de reloj ADC). Si la conversión la inicia el usuario, cuando SDADC2 es igual a log. 1, durará 14 ciclos de reloj ADC debido al funcionamiento del mecanismo de sincronización. En el modo de reinicio automático, se inicia una nueva transformación inmediatamente después de completar la anterior, y desde en este momento SKADC2 es igual a log. 1, todas las conversiones que se reiniciaron automáticamente (es decir, todas menos la primera) durarán 14 ciclos de reloj ADC. La etapa del amplificador está optimizada para un rango de frecuencia de hasta 4 kHz para cualquier ganancia. La amplificación de señales de mayor frecuencia será no lineal. Por lo tanto, si la señal de entrada contiene componentes de frecuencia por encima del rango de frecuencia de la etapa amplificadora, entonces es necesario instalar un filtro de paso bajo externo. Tenga en cuenta que la frecuencia del reloj del ADC no está relacionada con la limitación del rango de frecuencia de la etapa del amplificador. Por ejemplo, el período de sincronización del ADC puede ser de 6 μs, en el cual la frecuencia de conversión del canal es igual a 12 mil conversiones. por segundo, independientemente del rango de frecuencia de este canal.

Cambiar de canal o seleccionar fuente de referencia

Los bits MUXn y REFS1:0 en el registro ADMUX admiten el almacenamiento en búfer de una sola etapa a través de un registro temporal. Esto garantiza que la nueva configuración del canal de conversión y de la fuente de referencia entre en vigor en un momento seguro para la conversión. Antes de que comience la conversión, cualquier cambio en el canal y la fuente de referencia entrará en vigor inmediatamente después de su modificación. Tan pronto como comienza el proceso de conversión, se bloquea el acceso para cambiar el canal y la fuente de referencia, garantizando así que el ADC tenga suficiente tiempo de conversión. La continuidad de la modificación regresa en el último ciclo de reloj del ADC antes de que se complete la conversión (antes de que se establezca el indicador ADIF en el registro ADCSRA). Tenga en cuenta que la conversión comienza con el siguiente flanco ascendente del reloj ADC después de la escritura ADSC. Por lo tanto, se recomienda que el usuario no escriba un nuevo canal o valor de referencia en ADMUX hasta el primer ciclo de reloj ADC después de escribir ADSC.

Se debe tener especial cuidado al cambiar el canal diferencial. Una vez seleccionado un canal diferencial, la etapa del amplificador requiere 125 µs para estabilizar el nuevo valor. Por lo tanto, durante los primeros 125 µs después de cambiar el canal diferencial, la conversión no debería comenzar. Sin embargo, si se llevaron a cabo transformaciones durante este período, entonces se deben ignorar sus resultados.

Se debe introducir el mismo retraso de establecimiento durante la primera conversión diferencial después de cambiar la fuente de referencia del ADC (cambiando el bit REFS1:0 en ADMUX).

Si la interfaz JTAG está habilitada, las funciones de los canales ADC en el puerto F 7...4 pines se cancelan. Ver tabla. 42 y “Funciones alternativas del puerto F”.

Canales de entrada ADC

A la hora de cambiar un canal de entrada, es necesario tener en cuenta algunas recomendaciones que evitarán una conmutación incorrecta.

En el modo de conversión única, se debe realizar el cambio de canal antes de iniciar la conversión. El cambio de canal solo puede ocurrir durante un ciclo de reloj ADC después de registrar el registro. 1 en ADSC. Sin embargo, el método más sencillo es esperar a que se complete la conversión antes de seleccionar un nuevo canal.

En el modo de reinicio automático, se debe seleccionar un canal antes de iniciar la primera conversión. El cambio de canal se produce de la misma manera: durante un ciclo de sincronización del ADC después de grabar el registro. 1 en ADSC. Pero el método más sencillo es esperar a que se complete la conversión del lápiz y luego cambiar de canal. Dado que la siguiente transformación ya comenzó automáticamente, el siguiente resultado corresponderá al canal anterior. Las conversiones posteriores reflejan el resultado del nuevo canal.

Al cambiar a un canal diferencial, la primera conversión tendrá poca precisión debido al proceso transitorio en el circuito de control de polarización automático. Por lo tanto, se recomienda ignorar el primer resultado de dicha conversión.

Fuente de voltaje de referencia ADC

La fuente de voltaje de referencia (RPS) para el ADC (VRES) determina el rango de conversión del ADC. Si el nivel de la señal unipolar está por encima de VION, el resultado de la conversión será 0x3FF. El VION puede ser AVCC, ION interno de 2,56 V o ION externo conectado al pin. AREF. El AVCC está conectado al ADC mediante un interruptor pasivo. El voltaje de referencia interno de 2,56 V es generado por la fuente de referencia interna VBG, amortiguada por el amplificador interno. En cualquier caso, el pin AREF externo está conectado directamente al ADC y, por lo tanto, el efecto del ruido en la fuente de referencia se puede reducir conectando un condensador entre el pin AREF y tierra. El voltaje VION también se puede medir en el pin AREF con un voltímetro de alta impedancia. Tenga en cuenta que VION es una fuente de alta impedancia y, por lo tanto, solo se puede conectar externamente una carga capacitiva.

Si el usuario está utilizando una fuente de referencia externa conectada al pin. AREF, entonces no se permite usar otra opción de fuente de referencia porque esto desviará el voltaje de referencia externo. Si para fijar. No se aplica el voltaje AREF, entonces el usuario puede seleccionar AVCC y 2.56 como fuente de referencia. El resultado de la primera conversión después de cambiar la fuente de referencia puede tener poca precisión y se recomienda al usuario que lo ignore.

Si se utilizan canales diferenciales, la fuente de referencia seleccionada debe ser inferior al nivel AVCC, como se muestra en la tabla. 136.

Supresor de ruido ADC

El ADC se caracteriza por la capacidad de suprimir el ruido causado por el funcionamiento del núcleo de la CPU y los dispositivos periféricos de E/S. El supresor de ruido se puede utilizar en modo de reducción de ruido ADC y en modo inactivo. Cuando utilice esta función, siga el siguiente procedimiento:

1. Asegúrese de que el ADC esté habilitado y no esté convirtiendo. Seleccione el modo de conversión única y habilite la interrupción cuando se complete la conversión.
2. Ingrese al modo de reducción de ruido ADC (o modo inactivo). El ADC iniciará la conversión tan pronto como se detenga la CPU.
3. Si no se producen otras interrupciones antes de que se complete la conversión, el ADC provocará una interrupción de la CPU y el programa saltará al vector de interrupción cuando se complete la conversión del ADC. Si otra interrupción despierta el microcontrolador antes de que se complete la conversión, entonces esa interrupción se procesa y se genera una solicitud de interrupción correspondiente cuando se completa la conversión. El ADC permanece en modo activo hasta que se ejecuta el siguiente comando de suspensión.

Tenga en cuenta que el ADC no se apaga automáticamente cuando se pone en todos los modos de suspensión excepto en inactivo y reducción de ruido del ADC. Por lo tanto, el usuario debe proporcionar una entrada de registro. 0 en el bit ADEN antes de ingresar a dichos modos de suspensión para evitar un consumo excesivo de energía. Si el ADC se ha habilitado en estos modos de suspensión y el usuario desea realizar una conversión diferencial, el ADC debe encenderse y luego apagarse al despertar para iniciar la conversión extendida y garantizar que se obtenga un resultado válido.

El circuito de entrada analógica para canales unipolares se muestra en la Figura 113. Independientemente de qué canal esté conectado al ADC, la señal analógica está conectada al pin. ADCn, cargado con capacitancia de salida y resistencia de fuga de entrada. Una vez que el canal está conectado al ADC, la señal analógica se acoplará al condensador de muestreo y retención a través de una resistencia en serie cuya resistencia es equivalente a todo el circuito de entrada.

El ADC está optimizado para señales analógicas con una impedancia de salida de no más de 10 kOhm. Si se utiliza una fuente de señal de este tipo, el tiempo de muestreo es insignificante. Si se utiliza una fuente con una impedancia de entrada más alta, el tiempo de muestreo estará determinado por el tiempo que le toma a la fuente analógica cargar el capacitor de muestreo y retención. Se recomienda utilizar sólo fuentes con baja impedancia de salida y señales que cambian lentamente, porque en este caso, la carga del condensador de retención de muestra será bastante rápida.

En relación a canales con amplificación diferencial, se recomienda utilizar señales con resistencia interna de hasta varios cientos de kOhms. Se debe garantizar que en las etapas preliminares de la formación de la señal analógica, las frecuencias superiores a fADC/2 no se introduzcan en la entrada del ADC; de lo contrario, el resultado de la conversión puede ser incorrecto. Si existe la posibilidad de penetración de alta frecuencia, se recomienda instalar un filtro de paso bajo delante del ADC.

Figura 113 – Circuito de entrada analógica

El funcionamiento de componentes digitales dentro y fuera del microcontrolador está asociado con la generación de radiación electromagnética, que puede afectar negativamente la precisión de las mediciones de señales analógicas. Si la precisión de la conversión es un parámetro crítico, los niveles de ruido se pueden reducir siguiendo estas pautas:

1. Mantenga la ruta de la señal analógica lo más corta posible. Mantenga las señales analógicas por encima del plano de tierra analógico (blindaje) y alejadas de conductores que transporten señales digitales de alta frecuencia.
2. El pin AVCC debe conectarse a la fuente de alimentación digital VCC a través de un circuito LC como se muestra en la Fig. 114.
3. Utilice la función para suprimir el ruido ADC introducido por el núcleo de la CPU.
4. Si alguno de los pines del ADC se utiliza como salida digital, es extremadamente importante evitar que esa salida cambie durante el proceso de conversión.

Figura 114 – Conexión de la fuente de alimentación ADC

Métodos de compensación de compensación

La etapa amplificadora tiene un circuito de compensación de compensación incorporado que se esfuerza por mantener la compensación de la medición diferencial lo más cerca posible de cero. El desplazamiento restante se puede medir si se selecciona el mismo pin del microcontrolador como entradas diferenciales del ADC. La compensación residual medida de esta manera se puede restar mediante programación del resultado de la conversión. El uso de un algoritmo de corrección de sesgo de software puede reducir el sesgo por debajo de un ml. resolución

Definiciones de errores de conversión A/D

Un ADC unipolar de n bits convierte el voltaje linealmente entre GND y VION en pasos de 2n (millones de dígitos). Código mínimo = 0, máximo = 2n-1. Los principales errores de transformación son la desviación de la función de transformación real de la ideal. Éstas incluyen:

Inclinación– desviación de la primera transición (de 0x000 a 0x001) en comparación con la transición ideal (es decir, con una resolución de 0,5 ml). Valor ideal: 0 ml. resolución

Figura 115 – Error de compensación

Después de la corrección de compensación, el error de ganancia es la desviación de la última transición (de 0x3FE a 0x3FF) de la transición ideal (es decir, la desviación en el valor máximo menos 1,5 ml. res.). Valor ideal: 0 ml. resolución

Figura 116 – Error de ganancia

No linealidad integral (INL). Después de ajustar el error de compensación y ganancia, el INL representa la desviación máxima de la función de transformación real de la ideal para cualquier código. Valor INL ideal = 0 ml. resolución

Figura 117 - No linealidad integral (INL)

No linealidad diferencial (DNL). La desviación máxima entre el ancho del código real (el intervalo entre dos transiciones adyacentes) y el ancho del código ideal (1 ml. bit). Valor ideal: 0 ml. resolución

Figura 118 - No linealidad diferencial (DNL)

Error de cuantificación. Ocurre debido a la conversión del voltaje de entrada en un número finito de códigos. Error de cuantificación: intervalo de voltaje de entrada de 1 ml. resolución (paso de cuantificación de voltaje), que se caracteriza por el mismo código. Siempre igual a ±0,5 ml. resolución

Error absoluto. La desviación máxima de la función de conversión real (sin ajuste) de la real para cualquier código. Es el resultado de varios efectos: compensación, error de ganancia, error diferencial, no linealidad y error de cuantificación. Valor ideal: ±0,5 ml. resolución

Resultado de la conversión ADC

Una vez que se completa la conversión (ADIF = 1), el resultado se puede leer desde un par de registros de resultados de conversión ADC (ADCL, ADCH).

Para conversión unipolar:

donde Vin es el nivel de voltaje en la entrada conectada al ADC;

Vion es el voltaje de la fuente de voltaje de referencia seleccionada (consulte la Tabla 97 y la Tabla 98). El código 0x000 corresponde al nivel de tierra analógico y 0x3FF al nivel de voltaje de referencia menos 1 paso de cuantificación de voltaje. Cuando se utiliza un canal diferencial

V pos - voltaje en la entrada no inversora (invertida); V neg - ganancia; V ref es el voltaje del ION seleccionado.

El resultado se representa en código de complemento a dos, comenzando desde 0x200 (-512d) hasta 0x1FF (+511d). Tenga en cuenta que si necesita determinar rápidamente la polaridad del resultado, basta con sondear el bit más significativo del resultado de la conversión (ADC9 a ADCH). Si este bit es igual a log. 1, entonces el resultado es negativo, pero si log. 0 es positivo. La Figura 119 muestra la función de conversión ADC en modo diferencial.

La Tabla 96 presenta los códigos de salida resultantes para un par de canales diferenciales (ADCn - ADCm) con ganancia Ku y tensión de referencia VION.

Figura 119 – Función de conversión ADC al medir una señal diferencial

Tabla 96 - Relación entre voltaje de entrada y códigos de salida

Ejemplo: Sea ADMUX = 0xED (par de entrada ADC3 - ADC2, Ku=1, Vion=2.56V, resultado justificado a la izquierda), voltaje en la entrada ADC3 = 300 mV y en la entrada ADC2 = 500 mV, entonces:

Código ADC = 512 * 10 * (300 - 500) / 2560 = -400 = 0x270

Teniendo en cuenta el formato de colocación de resultados seleccionado (zurdos), ADCL = 0x00 y ADCH = 0x9C. Si se selecciona el formato de la derecha (ADLAR=0), entonces ADCL = 0x70, ADCH = 0x02.

Registro de control del multiplexor ADC – ADMUX

Bit 7:6 – REFS1:0: Bits de selección de referencia

Estos bits determinan qué voltaje se utilizará como referencia para el ADC (consulte la Tabla 97). Si cambia los valores de estos bits durante el proceso de conversión, la nueva configuración entrará en vigor solo después de que se complete la conversión actual (es decir, cuando se establezca el bit ADIF en el registro ADCSRA). La referencia interna se puede omitir si se conecta una fuente de referencia externa al pin AREF.

Tabla 97 – Selección de fuente de referencia del ADC

Bit 5 – ADLAR: Bit de control de presentación del resultado de la conversión

El bit ADLAR afecta la representación del resultado de la conversión en un par de registros de resultados de la conversión ADC. Si ADLAR = 1, entonces el resultado de la conversión será para zurdos; de lo contrario, será para diestros. El bit ADLAR entra en vigor inmediatamente después del cambio, independientemente de cualquier conversión que se ejecute en paralelo. Se proporciona una descripción completa del funcionamiento de este bit en “Registros de datos ADC – ADCL y ADCH”.

Bit 4:0 – MUX4:0: Canal analógico y bits de selección de ganancia

Estos bits determinan cuáles de las entradas analógicas disponibles están conectadas al ADC. Además, se pueden utilizar para seleccionar la ganancia para canales diferenciales (ver Tabla 98). Si los valores de los bits se cambian durante el proceso de conversión, su mecanismo de acción entrará en vigor solo después de que se complete la conversión actual (después de que se establezca el bit ADIF en el registro ADCSRA).

Tabla 98 - Selección de canal de entrada y ganancia

Registro de estado y control del ADC A – ADCSRA

Bit 7 - ADEN: habilitación de operación ADC

Escriba en este registro de bits. 1 habilita el ADC. Si escribe un registro en este bit. 0, el ADC está deshabilitado, incluso si estaba en proceso de conversión.

Bit 6 - ADSC: iniciar la conversión de ADC

En el modo de conversión única, configurar este bit inicia el inicio de cada conversión. En el modo de reinicio automático, configurar este bit inicia solo la primera conversión y todas las demás se realizan automáticamente. La primera conversión después de habilitar el ADC, iniciada por el bit ADSC, se realiza mediante un algoritmo extendido y dura 25 ciclos de reloj del ADC, en lugar de los 13 ciclos de reloj habituales. Esto se debe a la necesidad de inicializar el ADC.

Durante el proceso de conversión, al sondear el bit ADSC, se devuelve un registro. 1, y al finalizar la conversión - log. 0. Escribir registro. 0 no está incluido en este bit y no tiene ningún efecto.

Bit 5 – ADFR: selección del modo de reinicio automático del ADC

Si escribe un registro en este bit. 1, el ADC entrará en modo de reinicio automático. En este modo, el ADC realiza automáticamente conversiones y modifica los registros de resultados de la conversión a intervalos fijos. Registro de registro. Un 0 en este bit detiene la operación en este modo.

Bit 4 – ADIF: Bandera de interrupción ADC

Este indicador se establece después de que se completa la conversión de ADC y se actualizan los registros de datos. Si los bits ADIE e I (registro SREG) están configurados, se produce una interrupción cuando se completa la conversión. El indicador ADIF se restablece mediante hardware cuando se pasa al vector de interrupción correspondiente. Alternativamente, el indicador ADIF se restablece escribiendo el registro. 1 en él. Tenga en cuenta que al ejecutar una instrucción de lectura, modificación y escritura en el registro ADCSRA, la interrupción pendiente puede desactivarse. Esto también se aplica al uso de instrucciones SBI y CBI.

Bit 3 – ADIE: Habilitación de interrupción ADC

Después de grabar el registro. Un 1 en este bit, siempre que el bit I en el registro SREG esté configurado, habilita una interrupción al finalizar la conversión ADC.

Bits 2:0 – ADPS2:0: Bits de control del preescalador ADC

Estos bits determinan en qué valor la frecuencia del reloj de la CPU diferirá de la frecuencia del reloj de entrada del ADC.

Tabla 99 – Control del preescalador ADC

Registros de datos ADC: ADCL y ADCH

ADLAR = 0:

ADLAR = 1:

Cuando se completa la conversión, el resultado se coloca en estos dos registros. Cuando se utiliza el modo de conversión diferencial, el resultado se representa en código de complemento binario.

Si se lee el ADCL, entonces se bloqueará el acceso a estos registros para el ADC (es decir, el ADC no podrá modificar más el resultado de la conversión) hasta que se lea el registro ADCH.

Es conveniente utilizar el formato de la izquierda para presentar el resultado si 8 dígitos son suficientes. En este caso, el resultado de 8 bits se almacena en el registro ADCH y, por lo tanto, no es necesario leer el registro ADCL. Con el formato de la derecha, primero se debe leer ADCL y luego ADCH.

ADC9:0: resultado de la conversión ADC

Estos bits representan el resultado de la conversión.